[发明专利]数据处理器、方法、芯片及电子设备

权利要求书

1.一种数据处理器，其特征在于，所述数据处理器包括：布斯编码电路、第一部分积获取电路、第二部分积获取电路、第一压缩电路以及第二压缩电路，所述布斯编码电路的输出端与所述第一部分积获取电路的第一输入端连接，所述第一部分积获取电路的输出端与所述第一压缩电路的第一输入端连接，所述布斯编码电路的输出端还与所述第二部分积获取电路的第一输入端连接，所述第二部分积获取电路的输出端与所述第二压缩电路的第一输入端连接；

其中，所述布斯编码电路用于对接收到的第一数据进行布斯编码处理得到目标编码，所述第一部分积获取电路用于接收第二数据，并根据所述目标编码得到目标编码的第一部分积，所述第二部分积获取电路用于接收第二数据，并根据所述目标编码得到目标编码的第二部分积，所述第一压缩电路用于对所述目标编码的第一部分积进行累加处理得到第一目标运算结果，所述第二压缩电路用于对所述目标编码的第二部分积进行累加处理得到第二目标运算结果。

2.根据权利要求1所述的数据处理器，其特征在于，所述布斯编码电路中包括第一输入端，用于接收功能选择模式信号，所述第一部分积获取电路和所述第二部分积获取电路中均包括第二输入端，用于接收所述功能选择模式信号；所述第一压缩电路和所述第二压缩电路中均包括第二输入端，用于接收所述功能选择模式信号；所述功能选择模式信号用于确定所述数据处理器当前可处理对应模式的数据运算。

3.根据权利要求1或2所述的数据处理器，其特征在于，所述布斯编码电路包括低位布斯编码单元、选择器以及高位布斯编码单元，所述低位布斯编码单元的输出端与所述选择器的输入端连接，所述选择器的输出端与所述高位布斯编码单元的输入端连接；

其中，所述低位布斯编码单元用于对接收到的所述第一数据中的低位数据，进行布斯编码处理得到低位目标编码，所述选择器用于接收所述功能选择模式信号，并根据所述功能选择模式信号选通所述第一数据中的高位数据，进行布斯编码处理时的补位数值，所述高位布斯编码单元用于对接收到的第一数据中的所述高位数据，以及所述补位数值进行布斯编码处理得到高位目标编码。

4.根据权利要求3所述的数据处理器，其特征在于，所述低位布斯编码单元包括：低位数据输入端口以及低位目标编码输出端口；所述低位数据输入端口用于接收进行布斯编码处理的所述第一数据中的低位数据，所述低位目标编码输出端口用于输出对第一数据中的所述低位数据进行布斯编码处理后，得到的第一低位目标编码。

5.根据权利要求3或4所述的数据处理器，其特征在于，所述高位布斯编码单元包括：高位数据输入端口以及高位目标编码输出端口；所述高位数据输入端口用于接收进行布斯编码处理的第一数据中的所述高位数据，所述高位目标编码输出端口用于输出对第一数据中的所述高位数据进行布斯编码处理后，得到的高位目标编码。

6.根据权利要求3至5中任一项所述的数据处理器，其特征在于，所述选择器包括：功能选择模式信号输入端口、第一选通数值输入端口、第二选通数值输入端口以及选通结果输出端口；所述功能选择模式信号输入端口用于接收不同模式的数据运算对应的所述功能选择模式信号，所述第一选通数值输入端口用于接收第一选通数值，所述第二选通数值输入端口用于接收第二选通数值，所述选通结果输出端口用于输出选通后的所述第一选通数值或所述第二选通数值。