[发明专利]半导体封装件

说明书

本发明提供一种半导体封装件，所述半导体封装件包括：半导体芯片，具有连接垫；包封剂，覆盖所述半导体芯片的至少一部分；以及互连结构，设置在所述半导体芯片和所述包封剂上。所述互连结构包括第一绝缘层、设置在所述第一绝缘层上的第一重新分布层以及设置在所述第一绝缘层上并且覆盖所述第一重新分布层的第二绝缘层，所述第一重新分布层电连接到所述连接垫，当所述第一重新分布层的厚度为a且所述第一重新分布层的图案之间的间隙为b时，b/a为4或更小。

本申请要求于2018年10月26日在韩国知识产权局提交的第10-2018-0129208号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用全部包含于此。

技术领域

本公开涉及一种半导体封装件，更具体地，涉及一种扇出型半导体封装件。

背景技术

半导体技术领域的主要趋势之一是减小组件的尺寸，并且根据封装件开发领域中的小尺寸半导体芯片的消费的增加，已需要实现具有减小的尺寸的多个引脚。为了满足需求，已经开发出扇出型半导体封装件。在扇出型半导体封装件中，连接垫(pad，或称为“焊盘”或“焊垫”)可重新分布到设置有半导体芯片的区域之外的区域，使得半导体芯片可具有减小的尺寸并且可实现多个引脚。

由于绝缘层通过真空层压将绝缘层转移到基板而形成，因此在制造印刷电路板的工艺中使用的真空层压工艺可有效地应对每个位置处的厚度差异，但很可能由于在切割膜期间产生的外物引起的缺陷和绝缘层的不完全填充的缺陷而会形成空隙。因此，在半导体封装领域中，已经使用利用液体绝缘材料涂覆基板的方法作为形成用于形成重新分布层的绝缘层的方法。

然而，当应用涂覆方法时，可沿着图案形状涂覆基板，这可能引起绝缘层的位于覆盖已经形成在基板上的图案的区域中的厚度与绝缘层的位于图案之间的厚度之间可能存在差异的起伏现象。如果起伏增大，则绝缘可靠性可能降低。

发明内容

本公开的一方面在于提供一种半导体封装件，即使在制造互连结构(半导体封装件的重新分布区域)时应用涂覆方法时，所述半导体封装件也能够控制起伏。

根据本公开的一方面，当制造互连结构(重新分布区域)时，可控制重新分布层的厚度和绝缘层的位于图案之间的厚度以满足特定参数。

根据本公开的一方面，一种半导体封装件包括：半导体芯片，具有连接垫；包封剂，覆盖所述半导体芯片的至少一部分；以及互连结构，设置在所述半导体芯片和所述包封剂上。所述互连结构包括第一绝缘层、设置在所述第一绝缘层上的第一重新分布层以及设置在所述第一绝缘层上并且覆盖所述第一重新分布层的第二绝缘层，所述第一重新分布层电连接到所述连接垫，当所述第一重新分布层的厚度为a且所述第一重新分布层的图案之间的间隙为b时，b/a为4或更小。

附图说明

通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：

图1是示出电子装置系统的示例的示意性框图；

图2是示出电子装置的示例的示意性透视图；

图3A和图3B是示出扇入型半导体封装件在封装工艺之前和在封装工艺之后的状态的示意性截面图；

图4是示出封装扇入型半导体封装件的工艺的示意性截面图；

图5是示出扇入型半导体封装件安装在印刷电路板上并且安装在电子装置的主板上的示例的示意性截面图；

图6是示出扇入型半导体封装件安装在印刷电路板中并且安装在电子装置的主板上的示例的示意性截面图；

图7是示出扇出型半导体封装件的示意性截面图；

图8是示出扇出型半导体封装件安装在电子装置的主板上的示例的示意性截面图；