[发明专利]非易失性存储器装置及其操作方法

说明书

公开了一种非易失性存储器装置及其操作方法。一种非易失性存储器装置的操作方法包括：通过第一DQ线从外部装置接收表示第一数据比特的第一DQ信号，并通过第二DQ线从外部装置接收表示第二数据比特的第二DQ信号；以及对与第一DQ线对应的第一存储器单元和与第二DQ线对应的第二存储器单元进行编程，使得第一存储器单元基于第一DQ信号具有擦除状态和第一编程状态中的任何一种，第二存储器单元基于第二DQ信号具有擦除状态和第二编程状态中的任何一种。与第二编程状态对应的阈值电压分布的下限值高于与第一编程状态对应的阈值电压分布的下限值。

本申请要求于2018年12月17日提交到韩国知识产权局的第10-2018-0163035号韩国专利申请的优先权，所述韩国专利申请的公开通过整体引用包含于此。

技术领域

在此描述的发明构思的实施例涉及一种半导体存储器，更具体地，涉及一种非易失性存储器装置及其操作方法。

背景技术

半导体存储器装置被分类为易失性存储器装置(诸如，静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM))或非易失性存储器装置(诸如，闪存装置、相变RAM(PRAM)、磁RAM(MRAM)、电阻式RAM(RRAM)或铁电RAM(FRAM)))，其中，在易失性存储器装置中，当电源被关闭时存储的数据消失，而在非易失性存储器装置中，即使在电源被关闭时也保持存储的数据。

闪存装置被配置为通过改变存储器单元的阈值电压来存储数据。在用于确定数据的存储器单元的阈值电压之间的差异小的情况下，从存储器单元读取的数据的误差增加。

发明内容

发明构思的实施例提供一种通过基于信号线不同地设置包括在非易失性存储器装置中的存储器单元的误差裕度而具有提高的性能和提高的可靠性的非易失性存储器装置及其操作方法。

根据示例实施例，一种非易失性存储器装置的操作方法包括：通过第一DQ线从外部装置接收表示第一数据比特的第一DQ信号，并通过第二DQ线从外部装置接收表示第二数据比特的第二DQ信号；以及对与第一DQ线对应的第一存储器单元和与第二DQ线对应的第二存储器单元进行编程，使得第一存储器单元基于第一DQ信号具有擦除状态和第一编程状态中的任何一种，第二存储器单元基于第二DQ信号具有擦除状态和第二编程状态中的任何一种。与第二编程状态对应的阈值电压分布的下限值高于与第一编程状态对应的阈值电压分布的下限值。

根据示例实施例，一种非易失性存储器装置包括：第一存储器单元，连接到第一字线和第一位线；第二存储器单元，连接到第一字线和第二位线；输入/输出电路，通过第一数据线输出与来自外部装置的在第一DQ线上接收的第一DQ信号对应的第一数据比特，并通过第二数据线输出与来自外部装置的在第二DQ线上接收的第二DQ信号对应的第二数据比特；第一页缓冲器，连接到第一位线和第一数据线，并基于通过第一数据线接收的第一数据比特和第一DQ线的第一DQ标识符存储第一锁存器值；以及第二页缓冲器，连接到第二位线和第二数据线，并基于通过第二数据线接收的第二数据比特和第二DQ线的第二DQ标识符存储第二锁存器值。

根据示例实施例，一种非易失性存储器装置的操作方法包括：通过第一DQ线从外部装置接收表示第一数据的第一DQ信号，通过第二DQ线从外部装置接收表示第二数据的第二DQ信号；以及基于第一数据分别对与第一DQ线对应的多个第一存储器单元进行编程，并基于第二数据分别对与第二DQ线对应的多个第二存储器单元进行编程。所述多个第二存储器单元的误差裕度大于所述多个第一存储器单元的误差裕度。

附图说明

通过参照附图详细描述发明构思的示例实施例，发明构思的以上和其他对象和特征将变得清楚。

图1是示出根据发明构思的实施例的存储装置的框图。

图2是示出图1的非易失性存储器装置的操作方法的流程图。

图3是示出图1的非易失性存储器装置的框图。