[发明专利]基于Zynq的网络密码机及网络数据加解密方法

说明书

本发明公开了一种基于Zynq的网络密码机及网络数据加解密方法，属于网络数据加密解密，要解决的技术问题为如何基于Zynq构建更加灵活、便于排线的网络密码机。其SOC芯片的PS端用于接收网络数据以及由上位机下发的密码策略；SOC芯片的PL端用于为以太网帧中的报文数据匹配对应的封装格式并对报文数据进行封装，并用于将密码算法添加至封装后的报文数据中；FPGA芯片用于从上位机接收基础密钥，以及从SOC芯片接收添加有密码算法的封装后的报文数据，并用于根据密码算法对报文数据进行加密或解密，并将加密或解密后的报文数据通过所述SOC芯片返回上位机。方法为通过基于Zynq的网络密码机对网络数据进行加密或解密。

技术领域

本发明涉及网络数据加密解密领域，具体地说是一种基于Zynq的网络密码机及网络数据加解密方法。

背景技术

Zynq是一种带有多核ARM和FPGA的SOC器件，该器件是一种片上的异构系统，兼有ARM和FPGA的优点，同传统的ARM+FPGA的分立芯片比较，具有更好的灵活性，降低PCB板的布线复杂度。

如何基于Zynq构建更加灵活、便于排线的网络密码机，是需要解决的技术问题。

发明内容

本发明的技术任务是针对以上不足，提供一种基于Zynq的网络密码机及网络数据加解密方法，来解决如何基于Zynq构建更加灵活、便于排线的网络密码机的问题。

第一方面，本发明提供一种基于Zynq的网络密码机，包括：

SOC芯片，所述SOC芯片的PS端为多核ARM，用于接收网络数据以及由上位机下发的密码策略，并用于将密码策略以及网络数据的以太网帧发送到SOC芯片的PL端，所述密码策略包括但不限于密码算法、封装格式以及五元组数据；

所述SOC芯片的PL端用于为以太网帧中的报文数据匹配对应的封装格式并对报文数据进行封装，并用于将密码算法添加至封装后的报文数据中；

FPGA芯片，所述FPGA芯片用于从上位机接收基础密钥，以及从SOC芯片接收添加有密码算法的封装后的报文数据，并用于根据密码算法对报文数据进行加密或解密，并将加密或解密后的报文数据通过所述SOC芯片返回上位机。

作为优选，所述SOC芯片包括：

第一网口，所述第一网口配置于SOC芯片的PS端，用于接收网络数据并从网络数据中提取以太网帧；

第二网口，所述第二网口配置于SOC芯片的PS端，用于将加密或解密后的报文数据发送至上位机；

第三网口，所述第三网络配置于SOC芯片的PS端，用于从上位机接收密码策略；

网络策略下发模块，所述网络策略下发模块配置于SOC芯片的PS端，并与第三网口连接，用于存储及下发密码策略；

AXI数据接口，所述AXI数据接口配置于SOC芯片的PL端，用于传送第一网口提取的以太网帧；

AXI控制接口，所述AXI控制接口配置于SOC芯片的PL端，用于传送网络策略下发模块下发的密码策略；

网络策略解析模块，所述网络策略解析模块配置于SOC芯片的PL端，用于通过五元组数据为报文数据匹配对应的封装格式；

封装模块，所述封装模块配置于SOC芯片的PL端，用于根据封装格式对以太网帧中的报文数据进行封装，并将密码算法添加至封装后的报文数据中；

解封装模块，所述解封装模块配置于SOC芯片的PL端，用于根据封装格式对报文数据进行解封装，并将密码算法添加至解封装后的报文数据中。

作为优选，所述网络策略解析模块用于提取以太网帧中的五元组数据，并通过哈希算法对提取的五元组数据以及密码策略中的五元组数据进行匹配，得到与所述以太网帧中的报文数据对应的封装格式。