[发明专利]基于Zynq的网络密码机及网络数据加解密方法

权利要求书

1.基于Zynq的网络密码机，其特征在于包括：

SOC芯片，所述SOC芯片的PS端为多核ARM，用于接收网络数据以及由上位机下发的密码策略，并用于将密码策略以及网络数据的以太网帧发送到SOC芯片的PL端，所述密码策略包括但不限于密码算法、封装格式以及五元组数据；

所述SOC芯片的PL端用于为以太网帧中的报文数据匹配对应的封装格式并对报文数据进行封装，并用于将密码算法添加至封装后的报文数据中；

FPGA芯片，所述FPGA芯片用于从上位机接收基础密钥，以及从SOC芯片接收添加有密码算法的封装后的报文数据，并用于根据密码算法对报文数据进行加密或解密，并将加密或解密后的报文数据通过所述SOC芯片返回上位机；

所述SOC芯片包括：

第一网口，所述第一网口配置于SOC芯片的PS端，用于接收网络数据并从网络数据中提取以太网帧；

第二网口，所述第二网口配置于SOC芯片的PS端，用于将加密或解密后的报文数据发送至上位机；

第三网口，所述第三网口配置于SOC芯片的PS端，用于从上位机接收密码策略；

网络策略下发模块，所述网络策略下发模块配置于SOC芯片的PS端，并与第三网口连接，用于存储及下发密码策略；

AXI数据接口，所述AXI数据接口配置于SOC芯片的PL端，用于传送第一网口提取的以太网帧；

AXI控制接口，所述AXI控制接口配置于SOC芯片的PL端，用于传送网络策略下发模块下发的密码策略；

网络策略解析模块，所述网络策略解析模块配置于SOC芯片的PL端，用于通过五元组数据为报文数据匹配对应的封装格式；

封装模块，所述封装模块配置于SOC芯片的PL端，用于根据封装格式对以太网帧中的报文数据进行封装，并将密码算法添加至封装后的报文数据中；

解封装模块，所述解封装模块配置于SOC芯片的PL端，用于根据封装格式对报文数据进行解封装，并将密码算法添加至解封装后的报文数据中；

所述FPGA芯片包括：

加密模块，所述加密模块共多个，每个加密模块用于根据与其对应的密码算法对报文数据进行加密；

解密模块，所述解密模块共多个，每个解密模块用于根据与其对应的密码算法对报文数据进行解密；

算法调度模块，所述算法调度模块用于接收添加有密码算法的封装后的报文数据以及添加有密码算法的解封装后的报文数据，并用于根据密码算法将所述封装后的报文数据发送至对应的加密模块或者将解封装后的报文数据发送至对应的解密模块；

第四接口，所述第四接口用于上电后接收基础密钥。

2.根据权利要求1所述的基于Zynq的网络密码机，其特征在于所述网络策略解析模块用于提取以太网帧中的五元组数据，并通过哈希算法对提取的五元组数据以及密码策略中的五元组数据进行匹配，得到与所述以太网帧中的报文数据对应的封装格式。

3.根据权利要求1或2所述的基于Zynq的网络密码机，其特征在于所述SOC芯片与所述FPGA芯片之间配置有高速接口；

FPGA芯片通过高速接口从SOC芯片接收添加有密码算法的封装后的报文数据以及添加有密码算法的解封装后的报文数据，并通过高速接口将加密或解密后的报文数据返回SOC芯片。

4.根据权利要求3所述的基于Zynq的网络密码机，其特征在于所述FPGA芯片还包括错误管理模块，所述错误管理模块用于对FPGA芯片内配置的各个密码算法进行算法自检并生成自检结果；

所述SOC芯片还包括管理模块，所述管理模块用于进行管理，包括根据所述自检结果管理网络数据以及密码策略的接收。

5.根据权利要求4所述的基于Zynq的网络密码机，其特征在于所述SOC芯片还包括审计模块，所述审计模块配置于SOC芯片的PS端，用于从网络策略下发模块读取密码策略并判断所述密码算法用于加密或者解密以生成审计报告，并将审计报告反馈上位机。

6.根据权利要求4所述的基于Zynq的网络密码机，其特征在于所述SOC芯片与所述FPGA芯片之间配置有低速接口；

FPGA芯片通过低速接口将自检结果发送至SOC芯片。