[发明专利]三维半导体存储器件

权利要求书

1.一种三维(3D)半导体存储器件，包括：

衬底，包括单元阵列区域、连接区域和在所述单元阵列区域与所述连接区域之间的块选择区域；

堆叠结构，包括垂直地堆叠在所述衬底上的水平层，每个所述水平层包括在所述单元阵列区域和所述块选择区域上在第一方向上延伸的多个电极部分以及设置在所述连接区域上以在垂直于所述第一方向的第二方向上连接所述电极部分的连接部分；以及

块选择栅电极，在所述块选择区域上与所述水平层的所述电极部分的侧壁交叉，

其中每个所述电极部分包括第一半导体区域和沟道掺杂区域，所述第一半导体区域在所述单元阵列区域和所述连接区域上具有第一导电类型，所述沟道掺杂区域在所述块选择区域上具有与所述第一导电类型不同的第二导电类型。

2.根据权利要求1所述的三维半导体存储器件，其中所述第一半导体区域中的所述第一导电类型的掺杂剂的浓度高于所述沟道掺杂区域中的所述第二导电类型的掺杂剂的浓度。

3.根据权利要求1所述的三维半导体存储器件，其中每个所述水平层还包括从所述连接部分水平地突出的焊盘部分，以及

其中当在俯视图中看时，所述水平层的所述焊盘部分沿所述第二方向布置。

4.根据权利要求3所述的三维半导体存储器件，其中每个所述焊盘部分包括具有所述第一导电类型的第二半导体区域，所述三维半导体存储器件还包括：

分别连接到所述焊盘部分的接触插塞。

5.根据权利要求1所述的三维半导体存储器件，其中所述水平层在所述第一方向上具有基本相同的最大长度。

6.根据权利要求1所述的三维半导体存储器件，还包括：

垂直结构，在所述单元阵列区域上穿透所述堆叠结构，

其中每个所述垂直结构包括垂直半导体图案和数据存储层，所述垂直半导体图案垂直于所述衬底的顶表面，所述数据存储层在所述垂直半导体图案和所述堆叠结构之间。

7.根据权利要求6所述的三维半导体存储器件，还包括：

位线，在所述第二方向上延伸以交叉所述水平层的所述电极部分并且连接到所述垂直结构。

8.根据权利要求1所述的三维半导体存储器件，其中所述块选择栅电极在所述第二方向上彼此间隔开，并且分别穿透每个所述水平层的所述电极部分。

9.根据权利要求8所述的三维半导体存储器件，还包括：

垂直栅极绝缘层，围绕每个所述块选择栅电极的侧壁。

10.根据权利要求1所述的三维半导体存储器件，其中当在俯视图中看时，每个所述块选择栅电极设置在彼此相邻的所述电极部分之间。

11.根据权利要求10所述的三维半导体存储器件，还包括：

垂直栅极绝缘层，设置在所述堆叠结构的侧壁和每个所述块选择栅电极之间。

12.根据权利要求1所述的三维半导体存储器件，其中所述水平层的所述沟道掺杂区域的电位由所述块选择栅电极控制，以及

其中每个所述水平层的所述电极部分彼此电隔离。

13.一种三维(3D)半导体存储器件，包括：

衬底，包括单元阵列区域、连接区域和在所述单元阵列区域与所述连接区域之间的块选择区域；

堆叠结构，包括垂直地交替堆叠在所述衬底上的第一导电类型的半导体层和层间绝缘层；

垂直结构，在所述单元阵列区域上穿透所述堆叠结构；以及

块选择栅电极，在所述块选择区域上与所述堆叠结构的侧壁交叉，

其中每个所述半导体层包括沟道掺杂区域，所述沟道掺杂区域与所述块选择区域上的所述块选择栅电极相邻，并且具有与所述第一导电类型不同的第二导电类型。