[发明专利]一种集成芯片的引脚连通性的检测方法

说明书

本发明涉及集成电路技术领域，尤其涉及一种集成芯片的引脚连通性的检测方法，步骤S1、提供一集成芯片，集成芯片提供一通用输入输出接口；步骤S2、提供一终端设备，终端设备提供一输出引脚，输出引脚与通用输入输出接口一一对应连接；步骤S3、通过切换通用输入输出接口的高低电平状态，检测输出引脚的电平状态，以判断集成芯片与终端设备的线路连接关系。有益效果：检测集成芯片的外围电路的引脚连通性，减少硬件的操作难度，观察方便，测试结果准确，进一步提高了调试进度。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种集成芯片的引脚连通性的检测方法。

背景技术

随着集成芯片的快速发展，集成芯片的引脚功能丰富，单个通用输入输出接口复用次数增加，验证不同终端设备，集成芯片端和终端设备连线纵横交错，需要改变的串阻很多，不确定的连通性影响了集成芯片的调试进度。

目前，业界采取的措施为，通过万用表阻抗档检测集成芯片端和终端设备的阻抗值，必须要知道集成芯片端和终端数设备的两个相通位置，操作较为繁琐，需要花费很多精力与时间，而且检测精度不高。

发明内容

针对现有技术中存在的上述问题，现提供一种集成芯片的引脚连通性的检测方法。

具体技术方案如下：

一种集成芯片的引脚连通性的检测方法，其中，包括：

步骤S1、提供一集成芯片，所述集成芯片提供一通用输入输出接口；

步骤S2、提供一终端设备，所述终端设备提供一输出引脚，所述输出引脚与所述通用输入输出接口一一对应连接；

步骤S3、通过切换所述通用输入输出接口的高低电平状态，检测所述输出引脚的电平状态，以判断所述集成芯片与所述终端设备的线路连接关系。

优选的，所述通用输入输出接口设置为复数个，所述输出引脚为复数个；

每个所述通用输入输出接口与每个所述输出引脚一一对应连接。

优选的，于所述步骤S3中，采用一检测器依次点击复数个所述输出引脚，以检测每个所述输出引脚的高低电平状态。

优选的，于所述步骤S3中，所述检测器为示波器，所述示波器用于显示所述输出引脚的高低电平状态。

优选的，于所述步骤S3中，所述通用输入输出接口的高低电平状态的配置过程包括以下步骤：

步骤S30、启动所述通用输入输出接口；

步骤S31、将所述通用输入输出接口的电平状态设置为一第一预设电平状态；

步骤S32、于所述第一预设电平状态保持一预设时间之后，将所述通用输入输出接口的电平状态设置为一第二预设电平状态。

优选的，于所述步骤S3中将所述通用输入输出接口的高低电平状态的配置过程循环一预设次数。

优选的，所述第一预设电平状态为高电平状态；

所述第二预设电平状态为低电平状态。

优选的，所述通用输入输出接口的高电平状态的引脚电压为1.8V；

所述通用输入输出接口的低电平状态的引脚电压为0V。

优选的，所述预设时间设置为2s；

所述预设次数为20000次。

优选的，所述通用输入输出接口的高低电平状态的配置过程通过编写运行脚本生成。