[发明专利]半导体结构

说明书

半导体结构包括多个半导体鳍状物，凸出基板；多个介电鳍状物，凸出基板且位于半导体鳍状物之间；以及栅极堆叠，位于半导体鳍状物与介电鳍状物上。介电鳍状物包括第一介电材料层、位于第一介电材料层上的第二介电材料层、以及位于第二介电材料层上的第三介电材料层，其中第一介电材料层与第二介电材料层的组成不同，且第一介电材料层与第三介电材料层的组成相同。

技术领域

本发明实施例关于鳍状场效晶体管装置。

背景技术

半导体集成电路产业已经历指数成长。集成电路材料与设计的技术进展，使每一代的集成电路比前一代具有更小且更复杂的电路。随着集成电路演进，功能密度(单位芯片面积的内连线装置数目)通常随着几何尺寸(制作制程所能产生的最小构件或线路)缩小而增加。尺寸缩小的制程一般有利于增加产能并降低相关成本，但亦增加制作与处理集成电路的复杂性。为实现这些进展，制作与处理集成电路的方法亦需类似发展。

举例来说，已导入三维晶体管如鳍状场效晶体管以取代平面晶体管。一般的鳍状场效晶体管具有自基板向上延伸的鳍状物(或鳍状结构)。场效晶体管的通道形成于此垂直鳍状物，而栅极形成于鳍状物的通道区上(比如包覆通道区)。鳍状场效晶体管的现有制作技术通常适用，但仍无法完全适用于所有方面。为了在功能密度增加且几何尺寸缩小的情况下，持续满足鳍状场效晶体管装置不断增加的设计需求，需要额外进展。

发明内容

本发明一实施例提供的半导体结构，包括：多个半导体鳍状物，凸出基板；多个介电鳍状物，凸出基板且位于半导体鳍状物之间，介电鳍状物包括第一介电材料层、位于第一介电材料层上的第二介电材料层、以及位于第二介电材料层上的第三介电材料层，其中第一介电材料层与第二介电材料层的组成不同，且第一介电材料层与第三介电材料层的组成相同；以及多个栅极堆叠，位于半导体鳍状物与介电鳍状物上。

本发明一实施例提供的半导体结构的制作方法，包括：形成半导体鳍状结构于基板上，其中半导体鳍状结构包括多个半导体鳍状物并定义沟槽于半导体鳍状物之间；将第一介电材料层与第一介电材料层上的第二介电材料层填入沟槽，以形成具有多个介电鳍状物的介电鳍状结构，且第一介电材料层与第二介电材料层的组成不同；移除第二介电材料层的一部分以形成第一凹陷；在移除第二介电材料层的一部分之后，移除半导体鳍状物的部分以形成第二凹陷于半导体鳍状物的部分中；将第三介电材料层填入第一凹陷与第二凹陷，且第三介电材料层与第一介电材料层的组成相同；以及形成栅极堆叠于半导体鳍状物与介电鳍状物上。

本发明一实施例提供的半导体结构，包括：第一鳍状物，位于基板上且纵向沿着第一方向，其中第一鳍状物包括半导体材料；第二鳍状物，位于第一鳍状物之间且纵向沿着第一方向，其中第二鳍状物包括第一介电材料层；第三鳍状物，位于第一鳍状物之间与第二鳍状物之间且纵向沿着第一方向，其中每一第三鳍状物的第一部分包括半导体材料，且每一第三鳍状物的第二部分包括第二介电材料层，且第二介电材料层与第一介电材料层的组成相同；以及栅极堆叠，位于第一鳍状物、第二鳍状物、与第三鳍状物上，栅极堆叠的纵向沿着第二方向，且第二方向垂直于第一方向。

附图说明

图1A是本发明一些实施例中，半导体结构的透视图。

图1B是本发明一些实施例中，图1A的半导体结构的上视平面图。

图1C是本发明一些实施例中，图1A的半导体结构沿着虚线AA’的剖视图。

图1D是本发明一些实施例中，图1A的半导体结构沿着虚线BB’的剖视图。

图1E是本发明一些实施例中，图1A的半导体结构沿着虚线CC’的剖视图。

图2A与2B是本发明一些实施例中，集成电路的制作方法的流程图。

图3是本发明一些实施例中，半导体结构的透视图。