[发明专利]一种GaN基PIN二极管器件结构及其制备方法

说明书

本发明为一种GaN基PIN二极管器件结构及其制备方法。该二极管器件结构沿着外延生长方向依次包括：衬底、缓冲层、N‑型重掺杂半导体传输层；所述的N‑型重掺杂半导体传输层上分布有N‑型本征层，所述的N‑型本征层上生长有P‑型重掺杂半导体传输层，P‑型重掺杂半导体传输层顶部外缘环状部分为N‑型插入层，为在P‑型重掺杂半导体传输层的材质上注入N型离子而得；所述的N‑型插入层的外缘上生长有环状的绝缘层；随后依次为电流扩展层、P‑型欧姆电极，N型欧姆电极位于暴露的N‑型重掺杂半导体传输层之上。本发明使边缘载流子浓度有效降低，实现更均匀电流扩展，同时不影响反向击穿电压。

技术领域

本发明涉及电力电子器件技术领域，具体的说是一种降低边缘载流子浓度，抑制俄歇复合，减缓电流拥挤效应的新型PIN二极管器件结构。

背景技术

PIN二极管主要是由重掺杂的n+型和p+型半导体传输层，中间夹一层电阻率很高的本征层(I层)组成，从而实现较高的反向击穿电压，并实现一定频率范围的信号调制功能。PIN二极管是以PN结为结构基础，通过少数载流子(简称少子)的注入，实现正向开态工作过程，这个过程被称为电导调制，在正向导通时漂移区通过电导调制实现比较小的导通电阻，这样可以使器件利用低掺杂漂移区获得高击穿电压的同时，保持着较小的正向导通压降特性。作为第三代半导体的代表，GaN及其相关异质结具有带隙大、击穿电场大、电子饱和速度高等材料特性，非常适合制备高压大功率器件，因此基于GaN的PIN二极管由于其开关速度快，反向击穿电压高，可控功率大，损耗小，以及在正、反向偏置下能得到近似短路和开路的良好特性，所以在高压电网、电动汽车、白色家电等领域具有重要的应用潜力。

目前，大多数GaN PIN二极管可以分为两类：一种是基于GaN自支撑衬底(Ohta,etal.Vertical GaN p-n junction diodes with high breakdown voltages over 4kV.IEEE Electron Device Letters 36,11(2015):1180-1182)或者SiC衬底(Yoo,et al.Epitaxial Growth and Device Design Optimization of Full-Vertical GaN p-i-nRectifiers.Journal of Electronic Materials 36,4(2007):353-358)的垂直器件，这种衬底上生长的GaN外延层缺陷密度小，但成本较高。另一种类型是在晶格不匹配的衬底(如蓝宝石)上通过异质外延的方式，制备GaN准垂直二极管(Zheng,et al.Suppressionof Current Leakage Along Mesa Surfaces in GaN-Based p-i-n Diodes.IEEEElectron Device Letters 36,9(2015):932-934)。在这种类型的结构中，通过台面刻蚀的方式，暴露n-型GaN之后，在p-GaN层和n-GaN层表面制备p型欧姆电极和n型欧姆电极，该设计的一个主要缺点是在器件正向工作区间，电流在台面边缘拥挤严重，因此俄歇复合效应较为明显。为了减缓电流在台面边缘处的拥挤效应，方式之一是需提高N型重掺杂半导体电子传输层的掺杂浓度或者增加其厚度，从而可以减少该层的电阻，减缓电流的边缘拥挤效应(Zhang,et al.“Reduction of on-Resistance and Current Crowding in Quasi-Vertical GaN Power Diodes.”Applied Physics Letters 111,16(2017):163506.)，但是这种方式N掺杂过重，会在晶格中引入大量缺陷，晶体质量下降，漏电流会增加。

发明内容

本发明的目的是针对准垂直GaN的PIN功率器件的技术中存在的不足，提供一种PIN二极管器件的解决方案，从而可以缓解电流在台面边缘拥挤严重的情况。本发明中提出的结构在P-型重掺杂半导体传输层顶部两侧嵌入了N-型插入层，形成了内嵌的PN结，利用该内嵌PN结耗尽区中的内建电场，使边缘载流子浓度有效降低，实现更均匀电流扩展，同时不影响反向击穿电压。