[发明专利]一种GaN基PIN二极管器件结构及其制备方法

权利要求书

1.一种GaN基PIN二极管器件结构，其特征为该二极管器件结构沿着外延生长方向依次包括：衬底、缓冲层、N-型重掺杂半导体传输层；

所述的N-型重掺杂半导体传输层上分布有N-型本征层，所述的N-型本征层的投影面积为N-型重掺杂半导体传输层的30%~60%；

所述的N-型本征层上生长有P-型重掺杂半导体传输层，P-型重掺杂半导体传输层顶部外缘环状部分为N-型插入层，所述的N-型插入层的投影面积为P-型重掺杂半导体传输层面积的40%~60%；

所述的N-型插入层的厚度为10nm~100nm，为在P-型重掺杂半导体传输层的材质上注入N型离子而得，所述的N型离子为硅离子，注入的量为10¹⁶cm^-3~10¹⁹ cm^-3；

所述的N-型插入层的外缘上生长有环状的绝缘层，所述的绝缘层的投影面积为N-型插入层的40%~60%；

所述的电流扩展层在绝缘层以及暴露的P-型重掺杂半导体传输层、N-型插入层部分之上；

P-型欧姆电极位于电流扩展层的上表面，其投影面积为电流扩展层的10%~30%；

所述的N-型欧姆电极位于暴露的N-型重掺杂半导体传输层上，其投影面积为N-型重掺杂半导体传输层的30%~50%。

2.如权利要求1所述的GaN基PIN二极管器件结构，其特征为所述衬底的材质为蓝宝石、Si、SiC、GaN或AlN；

所述缓冲层的材质为Al_x1In_y1Ga_1-x1-y1N，式中各元素的组分x1、y1和1-x1-y1均介于0和1之间，厚度为10nm～50nm；

所述N-型重掺杂半导体传输层的材质为GaN，厚度为20nm～1000nm；

所述N-型本征层的材质为GaN，厚度为20nm～1000nm；

所述P-型重掺杂半导体传输层的材质为GaN，厚度为20nm～500nm。

3.如权利要求1所述的GaN基PIN二极管器件结构，其特征为所述的电流扩展层的材质为Ni或Cr，厚度为3nm～300nm；

所述P型欧姆电极的材质为Ni/Au、Cr/Au、Pt/Au或Ni/Al，厚度为 200nm～1000nm；

所述N型欧姆电极的材质为Al/Au、Cr/Au或Ti/Al/Ti/Au，厚度为 200nm～1000nm；

所述绝缘层为非掺杂的AlN、SiO₂、Si₃N₄或Al₂O₃，厚度为50 nm～5000 nm。

4.如权利要求1所述的GaN基PIN二极管器件结构的制备方法，其特征为该方法包括以下步骤：

第一步，在MOCVD(即金属有机化合物化学气相沉淀)或者MBE（分子束外延）反应炉中，对衬底进行高温900℃~1400℃烘烤，以除掉附着在衬底表面的异物；

第二步，在MOCVD 或者MBE反应炉中，在第一步处理后的衬底表面上外延生长缓冲层，生长温度为500℃~1200℃，气压为90mbar~400mbar；

第三步，在第二步得到的缓冲层上外延生长N-型重掺杂半导体传输层；

第四步，在第三步中得到的N-型重掺杂半导体传输层上外延生长N-型本征层；

第五步，在第四步中得到的N-型本征层上外延生长P-型重掺杂半导体传输层；通过光刻和干法刻蚀工艺制作台阶，暴露出N-型重掺杂半导体传输层；

第六步，第五步中得到的P-型重掺杂半导体传输层上，通过离子注入或者外延生长结合选区刻蚀的方法制备N-型插入层，注入的离子为硅离子；

第七步，在第六步得到N-型插入层上蒸镀绝缘层，随后利用光刻技术对绝缘体材料刻蚀出圆环形图案，该图案沿着N-型插入层的边缘而覆盖；

第八步，在第七步得到的绝缘层上通过光刻和湿法刻蚀制作图形化电流扩展层，位于P-型重掺杂半导体传输层、绝缘层和N-型插入层部分之上；

第九步，在第八步得到的电流扩展层上蒸镀并光刻制作出P-型欧姆电极；

第十步，在第五步中暴露出的N-型重掺杂半导体传输层上蒸镀并光刻制作出N-型欧姆电极；

由此得到本实施例的一种PIN二极管器件的芯片外延结构。