[发明专利]半导体器件及其制造方法

说明书

本申请公开了一种半导体器件及其制造方法。在衬底第一阱区上形成第一栅叠层；采用光刻胶掩膜遮挡衬底第二区域中的至少部分，采用第一栅叠层作为硬掩膜，在第一阱区以及衬底第二区域中分别形成第二掺杂类型的第一源、漏区、第一掺杂区；去除光刻胶掩膜，采用第一栅叠层作为硬掩膜，在第二区域的第二阱区中形成第一掺杂类型的第二掺杂区，第二掺杂区与第一掺杂区接触以形成PN结构，在形成第二掺杂区的步骤中，第一源、漏区以及第一掺杂区的第二掺杂类型的掺杂剂复合第一掺杂类型的掺杂剂，第一源、漏区、第一掺杂区的等效掺杂剂维持为第二掺杂类型。该制造方法在形成PN结构时可以省去附加的掩膜和光刻步骤，因而可以降低制造成本。

技术领域

本申请涉及半导体技术领域，更具体地，涉及一种半导体器件及其制造方法。

背景技术

二极管主要包括PN结构，其反向击穿电压通常等于自身PN结构的反向击穿电压。目前通过设置重掺杂的N区(或P区)、轻掺杂的P区(或N区)，以通过调整轻掺杂区域的掺杂浓度,实现需要的反向击穿电压。

二极管的稳定电压主要依赖于轻掺杂P区(或N区)的掺杂浓度,而且在实践工艺中发现,所述轻掺杂P区(或N区)的离子注入剂量很低，这种数量级的离子注入工艺需要专门的光刻、掺杂(离子注入)工艺步骤，导致半导体器件的制造成本比较高。

发明内容

有鉴于此，本申请针对现有技术中所存在的上述问题提供了一种半导体器件及其制造方法。

根据本发明的一方面，提供一种半导体器件制造方法，包括：在衬底第一区域的第一阱区上形成第一栅叠层，所述第一阱区为第一掺杂类型；采用光刻胶掩膜遮挡所述衬底的第二区域中的至少部分，以及采用所述第一栅叠层作为硬掩膜，在所述第一阱区中形成第二掺杂类型的第一源区和第一漏区，以及在所述衬底第二区域中形成第二掺杂类型的第一掺杂区；以及去除所述光刻胶掩膜，进行普注以在所述第二区域的第二阱区中形成第一掺杂类型的第二掺杂区，所述第二掺杂区沿所述第二阱区向外延伸与所述第一掺杂区接触以形成PN结构，所述第二阱区为第一掺杂类型，其中，在形成所述第二掺杂区的步骤中，所述第一源区和第一漏区以及所述第一掺杂区的所述第二掺杂类型的掺杂剂复合所述第一掺杂类型的掺杂剂，且所述第一源区和第一漏区以及所述第一掺杂区的等效掺杂剂维持为第二掺杂类型。

优选地，形成所述第一源区和第一漏区以及所述第一掺杂区的所述第二掺杂类型的掺杂剂的掺杂剂量比形成所述第二掺杂区的所述第一掺杂类型的掺杂剂的掺杂剂量高，以使得所述第一源区和第一漏区形成欧姆接触。

优选地，在形成所述第一栅叠层的过程中，在所述衬底的第三区域的第三阱区上形成第二栅叠层，所述第三阱区为第二掺杂类型，所述第一区域、所述第二区域以及所述第三区域之间相互并列分布，所述第三阱区分别与所述第一阱区和所述第二阱区相邻；在形成所述第二掺杂区的过程中，在所述第三阱区中形成第一掺杂类型的第二源区和第二漏区，以及在所述第二阱区中形成第一掺杂类型的沟道区。

优选地，在形成所述第一源区和第一漏区、所述第二源区和第二漏区、以及所述PN结构之后，还包括：在所述第一栅叠层和所述第二栅叠层上形成层间介质层；形成贯穿所述层间介质层并至少分别到达所述第一源区和第一漏区、所述第二源区和第二漏区、第一掺杂区以及沟道区的多个通道孔；以及采用导电材料填充所述多个通道孔以形成多个导电通道。

优选地，在形成导电通道之后，所述第一源区和第一漏区中由所述通道孔暴露并与所述导电通道接触的部分作为第一源欧姆接触区和第一漏欧姆接触区，所述第一掺杂区中由所述通道孔暴露并与所述导电通道接触的部分作为第一掺杂接触区。