[发明专利]一种多层级高效率的存储系统可复用设计方法

说明书

本发明提供一种多层级高效率的存储系统可复用设计方法，涉及存储设计技术领域，该方法包括以下步骤：S1：根据ASIC电路访存需求统计，评估存储系统可复用的设计规模；S2：判断是否为芯片研发阶段，若是则将芯片存储部进行对称布局；反之执行S3；S3：判断是否为封装设计阶段，若是则将封装存储部进行对称布局；反之执行S4；S4：判断是否为系统设计阶段，若是则将系统存储部进行对称布局；反之执行S5；S5：通知设计者对ASIC电路进行手动象限布局。本发明一种多层级高效率的存储系统可复用设计方法通过芯片、封装和系统多层级的模块化可复用设计，从多个层级扩大可复用设计范围并统一加速总体设计进度，同时有利于减小未来对SI/PI后仿真分析的需求。

技术领域

本发明涉及存储设计技术领域，

尤其是，本发明涉及一种多层级高效率的存储系统可复用设计方法。

背景技术

高性能存储(Memory)系统，对于大部分先进的数字电子产品而言，都是非常必要的关键部件。针对大规模ASIC(专用集成)电路，开发与之相匹配的高性能存储系统也成为必然。现阶段，几种广泛应用的先进存储技术，主要包括DDR内存技术、GDDR显存技术等，这些技术的典型特征为：信号传输速率更快，这意味着更严苛的SI/PI需求；并行总线宽度更大，这意味着更具挑战性的设计复杂度。与此相矛盾地，数字电子产品快速商用化成为迅速抢占产品市场的先决条件，而不断提升的设计需求和开发难度注定成为影响设计进度的关键瓶颈。

针对这类复杂设计项目，在缺少顶层规划的情况下，只能开展有限的模块化可复用设计，例如规范存储部件及配套电路布局等等。此时，常规设计方法将通过顶层分析、任务拆解、并行设计、合并处理等方式，提高总体设计效率、加快系统设计进度。例如，在PCB设计阶段，提前规划存储部件布局、制定信号布线策略(串行部分)，将每个信号层的布线任务拆分给不同设计者单独设计(并行部分)，最后将设计内容统一汇总到总项目文件(串行部分)。为了确保合并处理的正确性，任务拆解得到的子任务(例如，逐层设计)必须较为完整，因此设计工作量也都会非常大，总体设计效率提升也会比较有限。此外，常规方法对于规范设计风格、管控设计质量等方面都存在一定难度，并可能导致加重SI/PI后仿真分析需求。

所以，如何设计一种合理的多层级高效率的存储系统可复用设计方法，成为我们当前急需要解决的问题。

发明内容

本发明的目的在于提供一种通过芯片、封装和系统多层级的模块化可复用设计，从多个层级扩大可复用设计范围并统一加速总体设计进度，同时有利于减小未来对SI/PI后仿真分析的需求的多层级高效率的存储系统可复用设计方法。

为达到上述目的，本发明采用如下技术方案得以实现的：

一种多层级高效率的存储系统可复用设计方法，该方法包括以下步骤：

S1：根据ASIC电路访存需求统计，评估存储系统可复用的设计规模，并规划设计研发内容；

S2：判断设计阶段是否为芯片研发阶段，若是，则将芯片存储部以ASIC正中心为坐标原点，以左上、左下、右上和右下为目标象限，按照水平中轴和垂直中轴进行对称布局，并同层拷贝电路设计内容；反之执行步骤S3；

S3：判断设计阶段是否为封装设计阶段，若是，则将封装存储部以ASIC正中心为坐标原点，以左上、左下、右上和右下为目标象限，按照水平中轴和垂直中轴进行对称布局，并同层拷贝电路设计内容；反之执行步骤S4；

S4：判断设计阶段是否为系统设计阶段，若是，则设计厚度方向对称的PCB叠层结构，将系统存储部以ASIC正中心为坐标原点，以左上、左下、右上和右下为目标象限，按照水平中轴、垂直中轴以及叠层中轴进行对称布局；反之执行步骤S5；

S5：通知设计者对ASIC电路进行手动象限布局。

作为本发明的优选，执行步骤S1时，存储系统可复用的设计规模为2的倍数。