[发明专利]三维半导体存储装置

说明书

一种三维半导体存储装置包括：衬底，其包括单元阵列区和连接区；堆叠结构，其包括依次堆叠在衬底上的下堆叠结构和上堆叠结构，其中，堆叠结构包括交替且垂直地堆叠在衬底上的绝缘层和电极；垂直结构，其位于穿透单元阵列区上的下堆叠结构和上堆叠结构的沟道孔中；以及伪结构，其位于穿透连接区上的下堆叠结构和上堆叠结构中的至少一个的伪孔中。连接区包括位于单元阵列区的一侧的第二连接区和位于第二连接区的一侧的第一连接区。第二连接区中的伪孔的表面图案形状与第一连接区中的伪孔的形状不同。

相关申请的交叉引用

本申请要求于2018年12月19日在韩国知识产权局提交的韩国专利申请No.10-2018-0165466的权益，该申请的公开以引用方式全文并入本文中。

技术领域

本发明构思涉及一种半导体存储装置，并且更具体地说，涉及一种3维半导体存储装置。

背景技术

半导体存储装置的集成度已经增加，以满足消费者要求的卓越性能和低价。在2维或平面半导体装置的情况下，主要由单位存储单元所占的面积确定集成度，因此集成度受精细图案化技术水平的严重影响。

然而，因为图案的小型化需要超昂贵制造设备，所以2维半导体装置的集成度虽然增大但仍受限。因此，提出了具有3维排列的存储单元的3维半导体存储装置。另外，需要以高设计自由度可靠地制造提出的3维半导体存储装置。

发明内容

本发明构思提供了一种具有提高的集成度、较高设计自由度和提高的可靠性的3维半导体存储装置。

根据一些示例方面，本公开涉及一种3维半导体存储装置，该3维半导体存储装置包括：衬底，其包括单元阵列区和连接区；堆叠结构，其包括交替且垂直地堆叠在衬底上的绝缘层和电极，并且包括位于连接区中的台阶结构，并且包括依次堆叠在衬底上的下堆叠结构和上堆叠结构；垂直结构，其位于穿透单元阵列区上的下堆叠结构和上堆叠结构的沟道孔中；以及伪结构，其位于穿透连接区上的下堆叠结构和上堆叠结构中的至少一个的伪孔中，其中，连接区包括位于单元阵列区的一侧的第二连接区和位于第二连接区的一侧的第一连接区，并且第二连接区位于第一连接区与单元阵列区之间，并且其中，伪孔包括第一连接区中的第一伪孔和第二连接区中的第二伪孔，并且第一伪孔的表面图案形状与第二伪孔的表面图案形状不同。

根据一些示例方面，本公开涉及一种3维半导体存储装置，该3维半导体存储装置包括：衬底，其包括单元阵列区和连接区；堆叠结构，其包括交替且垂直地堆叠在衬底上的绝缘层和电极，并且包括位于连接区中的台阶结构，并且包括依次堆叠在衬底上的下堆叠结构和上堆叠结构；垂直结构，其穿透单元阵列区上的下堆叠结构和上堆叠结构；以及伪结构，其穿透连接区上的下堆叠结构和上堆叠结构中的至少一个，其中，连接区包括位于单元阵列区的一侧的第二连接区和位于第二连接区的一侧的第一连接区，第二连接区在第一连接区与单元阵列区之间，其中，伪结构包括第一伪结构和第二伪结构，其中，第二伪结构包括分别穿透第二连接区的下堆叠结构和上堆叠结构并且彼此连接的第二下伪结构和第二上伪结构，并且第一伪结构包括分别穿透第一连接区的下堆叠结构和绝缘层并且彼此连接的第一下伪结构和第一上伪结构，并且其中，第二伪结构包括第二下伪结构和第二上伪结构的直径在第二下伪结构与第二上伪结构的边界区非连续地变化的非连续部分。