[发明专利]三维半导体存储装置

权利要求书

1.一种3维半导体存储装置，包括：

衬底，其包括单元阵列区和连接区；

堆叠结构，其包括交替且垂直地堆叠在衬底上的绝缘层和电极，并且包括位于所述连接区中的台阶结构，并且包括依次堆叠在衬底上的下堆叠结构和上堆叠结构；

垂直结构，其位于穿透所述单元阵列区上的下堆叠结构和上堆叠结构的沟道孔中；以及

伪结构，其位于穿透所述连接区上的下堆叠结构和上堆叠结构中的至少一个的伪孔中，

其中，所述连接区包括位于所述单元阵列区的一侧的第二连接区和位于所述第二连接区的一侧的第一连接区，并且所述第二连接区位于所述第一连接区与所述单元阵列区之间，并且

其中，所述伪孔包括所述第一连接区中的第一伪孔和所述第二连接区中的第二伪孔，并且所述第一伪孔的表面图案形状与所述第二伪孔的表面图案形状不同。

2.根据权利要求1所述的3维半导体存储装置，

其中，所述第一伪孔包括穿透下堆叠结构的第一下伪孔和穿透绝缘层的第一上伪孔，

其中，所述第一下伪孔的表面图案形状与所述第一上伪孔的表面图案形状不同，

其中，所述第二伪孔包括穿透下堆叠结构的第二下伪孔和穿透上堆叠结构的第二上伪孔，并且

其中，所述第二下伪孔的表面图案形状与所述第二上伪孔的表面图案形状不同。

3.根据权利要求1所述的3维半导体存储装置，

其中，所述第二伪孔包括穿透下堆叠结构的第二下伪孔和穿透上堆叠结构的第二上伪孔，并且

其中，穿透所述第二连接区的下堆叠结构的第二下伪孔的表面图案形状与穿透所述第二连接区的上堆叠结构的第二上伪孔的表面图案形状不同。

4.根据权利要求1所述的3维半导体存储装置，

其中，所述第二伪孔包括穿透下堆叠结构的第二下伪孔，并且所述第一伪孔包括穿透绝缘层的第一上伪孔，并且

其中，穿透第二连接区的下堆叠结构的第二下伪孔的表面图案形状与穿透第一连接区中的绝缘层的第一上伪孔的表面图案形状不同。

5.根据权利要求1所述的3维半导体存储装置，

其中，所述第二伪孔包括穿透上堆叠结构的第二上伪孔，并且所述第一伪孔包括穿透下堆叠结构的第一下伪孔，并且

其中，穿透所述第二连接区的上堆叠结构的第二上伪孔的表面图案形状与穿透所述第一连接区中的下堆叠结构的第一下伪孔的表面图案形状不同。

6.根据权利要求1所述的3维半导体存储装置，

其中，所述第一伪孔包括穿透下堆叠结构的第一下伪孔和穿透绝缘层的第一上伪孔，并且

其中，穿透所述第一连接区中的绝缘层的第一上伪孔的表面图案形状与穿透所述第一连接区中的下堆叠结构的第一下伪孔的表面图案形状不同。

7.根据权利要求1所述的3维半导体存储装置，

其中，所述第一伪孔包括穿透绝缘层的第一上伪孔，并且所述第二伪孔包括穿透上堆叠结构的第二上伪孔，并且

其中，穿透所述第一连接区中的绝缘层的第一上伪孔的表面图案形状与穿透所述第二连接区的上堆叠结构的第二上伪孔的表面图案形状不同。

8.根据权利要求1所述的3维半导体存储装置，

其中，所述第二伪孔包括穿透下堆叠结构的第二下伪孔和穿透上堆叠结构的第二上伪孔，并且所述第一伪孔包括穿透下堆叠结构的第一下伪孔，并且

其中，穿透所述第二连接区的下堆叠结构的第二下伪孔的表面图案形状和穿透所述第一连接区中的下堆叠结构的第一下伪孔的表面图案形状与穿透所述第二连接区的上堆叠结构的第二上伪孔的表面图案形状不同。

9.根据权利要求8所述的3维半导体存储装置，

其中，所述沟道孔包括穿透上堆叠结构的上沟道孔和穿透下堆叠结构的下沟道孔，并且

其中，所述上沟道孔的表面图案形状与所述下沟道孔的表面图案形状不同。