[发明专利]存算一体电路和基于存算一体电路的数据运算方法

权利要求书

1.一种存算一体电路，其特征在于，包括：

配置单元，用于基于存储单元的输出电流偏差，在对所述存储单元的输出电流进行加法运算的预设精度误差范围内，计算在一次加法运算中所述存储单元的个数的最大值；

选通单元，与所述配置单元相连，用于根据所述最大值提供选通信号；

存算单元，包括由多个所述存储单元组成的存储阵列，根据所述选通信号将所述存储阵列按行和列分块以得到至少一个子块，每一个所述子块中所述存储单元的行数小于等于所述最大值，

所述存算单元用于根据所述选通信号每次选通一个所述子块，以分块对待运算数据和所述存储阵列的存储数据做乘加运算；

模数转换单元，与所述存算单元相连，用于将每一个所述子块的模拟运算结果模数转换为数字运算结果；以及

累加求和单元，对所述至少一个子块的所述数字运算结果做加法运算，得到所述存算一体电路的乘加运算结果。

2.根据权利要求1所述的存算一体电路，其特征在于，所述存储单元包括非易失性存储器，所述非易失性存储器包括：浮栅场效应管和SONOS场效应管。

3.根据权利要求2所述的存算一体电路，其特征在于，所述累加求和单元，包括：

加法器，用于对所述至少一个子块的所述数字运算结果做加法运算；

计数器，用于计数所述至少一个子块的所述数字运算结果的当前累加次数；

判断电路，用于根据所述当前累加次数，为所述加法器提供反馈信号，

根据所述反馈信号，如果所述当前累加次数小于所述子块的个数减一，则所述加法器对当前累加结果和下一个所述子块的所述数字运算结果做加法运算，

如果所述当前累加次数大于等于所述子块的个数减一，则所述加法器将所述当前累加结果作为所述存算一体电路的乘加运算结果。

4.根据权利要求2所述的存算一体电路，其特征在于，所述存算单元包括：

所述存储阵列，其中，每一行的所述存储单元的控制端均连接至同一字线，多行所述存储单元对应连接至多个字线；

每一列的所述存储单元的第一通路端均连接至同一位线，多列所述存储单元对应连接至多个位线；

每一列的所述存储单元的第二通路端均连接至同一源极线，多列所述存储单元对应连接至多个源极线。

5.根据权利要求4所述的存算一体电路，其特征在于，所述存算单元还包括：

字线信号产生电路，用于根据所述待运算数据产生多个字线驱动信号，并且根据所述选通信号为当前选通的所述子块的相应行的所述存储单元提供所述字线驱动信号；

位线信号产生电路，用于根据所述选通信号为所述当前选通的所述子块的相应列的所述存储单元提供位线驱动信号；

根据所述字线驱动信号和所述位线驱动信号，所述当前选通的所述子块的所述存储单元处于导通状态并在所述存储单元的所述第一通路端产生输出电流，

当前未选通的所述子块的所述存储单元处于关断状态。

6.根据权利要求5所述的存算一体电路，其特征在于，所述存算单元还包括：

输出信号测量电路，与所述多个位线的一端相连，用于测量所述存储阵列中每一列所述存储单元的所述第一通路端的输出电流和以得到每一个所述子块的所述模拟运算结果。

7.根据权利要求6所述的存算一体电路，其特征在于，

在每一个所述子块中，当所述存储单元处于导通状态时，通过所述存储单元的工作模型，对所述存储单元的所述存储数据和所述待运算数据做乘法运算，得到每一个所述存储单元的所述第一通路端的所述输出电流；

在每一个所述子块中，分列对所述存储单元的所述第一通路端的所述输出电流做加法运算，得到所述至少一个子块的所述模拟运算结果。