[发明专利]三维半导体存储器件

说明书

本发明提供一种三维半导体存储器件，该三维半导体存储器件包括：堆叠结构，设置在衬底上并包括下部堆叠结构和上部堆叠结构；第一隔离沟槽和第二隔离沟槽，限定堆叠结构，在第一方向上延伸，并且在第二方向上彼此间隔开；中间隔离沟槽，穿透第一隔离沟槽和第二隔离沟槽之间的上部堆叠结构，并在第一方向上延伸；以及水平隔离图案，连接到中间隔离沟槽并在第二方向上划分上部堆叠结构。水平隔离图案包括水平隔离部，每个水平隔离部在第一方向上延伸，并且在第二方向或与第二方向相反的方向上从中间隔离沟槽的延长线偏移。

技术领域

本发明构思的示例性实施方式涉及三维(3D)半导体存储器件，更具体地，涉及具有提高的可靠性和集成度的3D半导体存储器件。

背景技术

半导体器件已被高度集成，以提供优异的性能和低的制造成本。半导体器件的集成度直接影响半导体器件的成本，从而导致对高度集成的半导体器件的需求。二维(2D)或平面半导体器件的集成度可以主要由单位存储单元占据的面积确定。因此，2D或平面半导体器件的集成度会极大地受到形成精细图案的技术影响。然而，因为需要极其昂贵的装置来形成精细图案，所以尽管2D半导体器件的集成度继续增加，但仍然受限制。因此，已经开发了三维(3D)半导体存储器件来克服上述限制。3D半导体存储器件可以包括三维排列的存储单元。

发明内容

本发明构思的示例性实施方式提供了能够提高可靠性和集成度的三维(3D)半导体存储器件。

在一示例性实施方式中，一种3D半导体存储器件包括：堆叠结构，设置在衬底上并包括下部堆叠结构和上部堆叠结构；第一隔离沟槽和第二隔离沟槽，限定堆叠结构并在第一方向上延伸，第一隔离沟槽和第二隔离沟槽在第二方向上彼此间隔开；中间隔离沟槽，穿透第一隔离沟槽和第二隔离沟槽之间的上部堆叠结构，并在第一方向上延伸；以及水平隔离图案，连接到中间隔离沟槽并在第二方向上划分上部堆叠结构。水平隔离图案包括多个水平隔离部，每个水平隔离部在第一方向上延伸，并且在第二方向或与第二方向相反的方向上从中间隔离沟槽的延长线偏移。

在一示例性实施方式中，一种3D半导体存储器件包括：堆叠结构，设置在衬底上并包括下部堆叠结构和上部堆叠结构；第一隔离沟槽和第二隔离沟槽，限定堆叠结构并在第一方向上延伸，第一隔离沟槽和第二隔离沟槽在第二方向上彼此间隔开；中间隔离沟槽，穿透第一隔离沟槽和第二隔离沟槽之间的上部堆叠结构并在第一方向上延伸；以及水平隔离图案，连接到中间隔离沟槽并在第二方向上划分上部堆叠结构。上部堆叠结构包括设置在相同水平处的一对第一上部电极层，第一上部电极层分别包括朝向彼此突出的垫突起。

在一示例性实施方式中，一种3D半导体存储器件包括：堆叠结构，设置在衬底上并包括下部堆叠结构和上部堆叠结构；第一隔离沟槽和第二隔离沟槽，限定堆叠结构并在第一方向上延伸，第一隔离沟槽和第二隔离沟槽在第二方向上彼此间隔开；中间隔离沟槽，穿透第一隔离沟槽和第二隔离沟槽之间的上部堆叠结构并在第一方向上延伸；以及水平隔离图案，连接到中间隔离沟槽并在第二方向上划分上部堆叠结构。上部堆叠结构包括第一串选择线和设置在第一串选择线上的第二串选择线。水平隔离图案包括水平隔离部，每个水平隔离部在第一方向上延伸并在第二方向或与第二方向相反的方向上从中间隔离沟槽的延长线偏移。第一串选择线在第二方向上通过水平隔离图案彼此分开，第二串选择线也在第二方向上通过水平隔离图案彼此分开。

附图说明

通过参照附图详细描述本发明构思的示例性实施方式，本发明构思的以上及另外的特征将变得更加明显，附图中：

图1是示意性地示出根据本发明构思的示例性实施方式的三维(3D)半导体存储器件的概念图。

图2是示出根据本发明构思的示例性实施方式的3D半导体存储器件的单元阵列区域的示意性电路图。

图3是示出根据本发明构思的示例性实施方式的存储单元阵列和连接区域的俯视图。