[发明专利]三维半导体存储器件

权利要求书

1.一种三维半导体存储器件，包括：

堆叠结构，设置在衬底上并且包括下部堆叠结构和上部堆叠结构；

第一隔离沟槽和第二隔离沟槽，限定所述堆叠结构并且在第一方向上延伸，其中所述第一隔离沟槽和所述第二隔离沟槽在第二方向上彼此间隔开；

中间隔离沟槽，穿透所述第一隔离沟槽和所述第二隔离沟槽之间的所述上部堆叠结构，并且在所述第一方向上延伸；以及

水平隔离图案，连接到所述中间隔离沟槽，并且在所述第二方向上划分所述上部堆叠结构，

其中所述水平隔离图案包括多个水平隔离部，每个水平隔离部在所述第一方向上延伸，并且在所述第二方向或与所述第二方向相反的方向上从所述中间隔离沟槽的延长线偏移。

2.根据权利要求1所述的三维半导体存储器件，其中所述上部堆叠结构包括：

多个第一上部电极层；以及

多个第二上部电极层，设置在所述第一上部电极层上，

其中所述第一上部电极层设置在相同水平处，并且通过所述中间隔离沟槽和所述水平隔离图案彼此分开。

3.根据权利要求2所述的三维半导体存储器件，其中所述第一上部电极层包括多个第一垫突起，并且每个第一垫突起在所述第二方向或与所述第二方向相反的方向上朝向所述水平隔离部之一突出。

4.根据权利要求3所述的三维半导体存储器件，其中所述第一上部电极层包括：

第一第一上部电极层，设置在所述第一隔离沟槽和所述中间隔离沟槽之间；以及

第二第一上部电极层，设置在所述中间隔离沟槽和所述第二隔离沟槽之间，

其中所述第一第一上部电极层包括第一第一垫突起，所述第二第一上部电极层包括第二第一垫突起，

其中所述第一第一垫突起从所述中间隔离沟槽的所述延长线朝向所述第二隔离沟槽突出，

其中所述第二第一垫突起从所述中间隔离沟槽的所述延长线朝向所述第一隔离沟槽突出。

5.根据权利要求3所述的三维半导体存储器件，其中所述第二上部电极层暴露所述第一上部电极层的所述第一垫突起。

6.根据权利要求5所述的三维半导体存储器件，其中所述第二上部电极层包括多个第二垫突起，并且每个第二垫突起在所述第二方向或与所述第二方向相反的方向上朝向所述水平隔离部之一突出。

7.根据权利要求2所述的三维半导体存储器件，还包括：

多个第一接触插塞，穿透所述第一上部电极层；

多个第二接触插塞，穿透所述第二上部电极层；以及

第一模制图案，设置在与所述第一上部电极层相同的水平处，

其中所述第二接触插塞穿透所述第一模制图案。

8.根据权利要求7所述的三维半导体存储器件，其中所述第一模制图案是多个第一模制图案中的一个，以及

所述多个第一模制图案设置在所述中间隔离沟槽的所述延长线与所述水平隔离部之间。

9.根据权利要求2所述的三维半导体存储器件，还包括：

多个第一接触插塞，穿透所述第一上部电极层；

多个第二接触插塞，穿透所述第二上部电极层；

第一模制图案，设置在与所述第一上部电极层相同的水平处；以及

多个下部模制图案，分别设置在与构成所述下部堆叠结构的下部电极层相同的水平处，

其中所述第一接触插塞和所述第二接触插塞中的每个穿透所述第一模制图案和所述下部模制图案中的至少一个。

10.根据权利要求1所述的三维半导体存储器件，其中所述水平隔离部排列成Z字形图案且其间插置有所述中间隔离沟槽的所述延长线。

11.根据权利要求1所述的三维半导体存储器件，其中所述水平隔离图案还包括：

多个垂直隔离部，在所述第二方向或与所述第二方向相反的方向上从所述水平隔离部延伸。