[发明专利]具有激光开孔阻挡层的扇出型封装结构及其制备方法

说明书

本发明公开一种具有激光开孔阻挡层的扇出型封装结构及其制备方法，其制备方法包括以下步骤：S10、提供载板和若干芯片，采用塑封料将芯片封装于载板的一侧，然后移除载板，使芯片的正面外露于塑封料；S20、提供激光开孔阻挡层和介电层，将激光开孔阻挡层贴于芯片的正面以及将介电层贴于激光开孔阻挡层上，对介电层进行激光开孔处理以形成通孔，并移除通孔处的激光开孔阻挡层，使芯片的I/O接口外露；S30、制作种子层和再布线层，将芯片电性引出与金属凸块焊接。本发明通过在介电层与芯片之间贴附激光开孔阻挡层，可以避免激光开孔直接打到芯片I/O破坏芯片或者激光开孔不彻底影响电性连接的问题。

技术领域

本发明涉及集成电路封装技术领域，具体涉及一种具有激光开孔阻挡层的扇出型封装结构及其制备方法。

背景技术

随着电子产品小型化和集成化的潮流，微电子封装技术的高密度化已在新一代电子产品上逐渐成为主流。为了顺应新一代电子产品的发展，尤其是手机、笔记本等产品的发展，芯片向密度更高、速度更快、尺寸更小、成本更低等方向发展。扇出型封装与传统封装相比，大大增加芯片的引脚数目，减小了封装尺寸，简化封装步骤，缩短了芯片与基板之间的距离，提高了芯片功能，具有支持10nm以下工艺制程芯片、互连路径短、高集成度、超薄厚度、高可靠性，高散热能力等优势。

在扇出型封装过程中，需要对介电层进行激光开孔露出芯片I/O，但激光开孔过程可能会破坏芯片I/O。一方面由于激光开孔发热问题，会使芯片I/O附近的温度过高，可能导致芯片报废，另一方面激光开孔深度难以精确控制，特别对于多激光束一次开孔的情况，导致电性连接差，使封装体难以达到高良率。为解决上述问题，通常采用激光开孔时余留微量厚度，但这种开孔方式对介电层的厚度均匀性要求非常高，而目前的介电层厚度均匀性无法满足要求，从而导致开孔时余留的微量厚度难以精确控制。

发明内容

本发明的目的在于提供一种具有激光开孔阻挡层的扇出型封装结构的制备方法及采用该方法制得的具有激光开孔阻挡层的扇出型封装结构，可以有效保证激光开孔时不会伤害到芯片I/O并能解决激光开孔不彻底的问题。

为达此目的，本发明采用以下技术方案：

一方面，提供一种具有激光开孔阻挡层的扇出型封装结构的制备方法，包括以下步骤：

S10、提供载板和若干芯片，采用塑封料将所述芯片封装于所述载板的一侧，然后移除所述载板，使所述芯片的正面外露于所述塑封料；

S20、提供激光开孔阻挡层和介电层，将所述激光开孔阻挡层贴于所述芯片的正面以及将所述介电层贴于所述激光开孔阻挡层上，对所述介电层进行激光开孔处理以形成通孔，并移除通孔处的激光开孔阻挡层，使所述芯片的I/O接口外露；

S30、制作种子层和再布线层，将所述芯片电性引出与金属凸块焊接。

其中，介电层为ABF(Ajinomoto Build-up Film)或PP(Polypropylene，聚丙烯)材质，贴附于激光开孔阻挡层上，起到绝缘的作用。

本发明在贴介电层之前预先贴上一层激光开孔阻挡层，对介电层进行激光开孔时，无需设置激光开孔的深度，激光穿透介电层之后受到激光开孔阻挡层的阻挡，防止激光继续开孔直接打到芯片I/O对芯片造成破坏，或者防止激光开孔不彻底而影响芯片的电性连接的问题，后续使用电浆干蚀刻或化学移除方式去除芯片I/O处的激光开孔阻挡层即可，再通过制作种子层和再布线层，将所述芯片电性引出与金属凸块焊接。

其中，电浆干蚀刻方式是指在电浆蚀刻机台中通过激光或者电离蚀刻气体得到等离子体，利用等离子体做成射频电浆轰击薄膜进行蚀刻；化学移除方式是指采用化学药水以化学腐蚀的方式去除激光开孔阻挡层。