[发明专利]系统级封装模块及终端设备

说明书

本申请提供一种系统级封装模块及终端设备，所述系统级封装模块包括：基板、至少两个电子元器件、塑封体、开槽、导电屏蔽层和填充体；至少两个所述电子元器件设置在所述基板上，所述塑封体位于所述基板上且包裹至少两个所述电子元器件，所述开槽贯穿所述塑封体的上下表面且位于相邻两个电子元器件之间，所述导电屏蔽层覆盖在所述塑封体的上表面以及所述开槽的内表面上，所述填充体填充在所述开槽内。本申请提供一种系统级封装模块及终端设备，可提高系统级封装模块内部各电子元器件之间的电磁屏蔽效果以及系统级封装模块和外部电子元器件之间的电磁屏蔽效果。

技术领域

本申请涉及电子设备技术领域，尤其涉及一种系统级封装模块及终端设备。

背景技术

系统级封装SIP(System In Package)，是将多种功能芯片和元器件集成在一个封装内，从而实现一个完整的功能。SIP是一种新型封装技术，具有开发周期短，功能更多，功耗更低，性能更优良、成本价格更低，体积更小，质量轻等优点。对于复杂的SIP封装，将射频和主芯片等集成在一起，封装内部各子系统之间也会相互电磁干扰，需要在封装内部进行电磁隔离。

相关技术中，在封装内部进行电磁隔离的主要方法为采用分腔屏蔽，基板上具有数个电子组件，封胶体位于基板的表面上且覆盖电子组件，封胶体上开设有贯穿封胶体上下表面的沟槽，沟槽位于电子组件之间，且沟槽内填充有内屏蔽体，遮蔽层覆盖在封胶体和内屏蔽体的上表面。

上述相关技术中，内屏蔽体的设置可以使得电子组件之间具有低电磁干扰以及高电磁容忍性，但是，内屏蔽体需要通过导电胶水填充沟槽形成，导电胶水流动性差，不容易填满沟槽，点胶工艺复杂，容易产生空洞、分层等缺陷，不仅影响内屏蔽体的屏蔽效果，使得对系统级封装模块内部各电子组件之间相互电磁干扰的屏蔽效果差，且影响遮蔽层的覆盖效果，使得对封装模块和外部电子元器件之间的干扰屏蔽效果差。

发明内容

本申请实施例提供一种系统级封装模块及终端设备，可提高系统级封装模块内部各电子元器件之间的电磁屏蔽效果以及系统级封装模块和外部电子元器件之间的电磁屏蔽效果。

第一方面，本申请实施例提供一种系统级封装模块，包括：基板、至少两个电子元器件、塑封体、开槽、导电屏蔽层和填充体；

至少两个所述电子元器件设置在所述基板上，所述塑封体位于所述基板上且包裹至少两个所述电子元器件，所述开槽贯穿所述塑封体的上下表面且位于相邻两个电子元器件之间，所述导电屏蔽层覆盖在所述塑封体的上表面以及所述开槽的内表面上，所述填充体填充在所述开槽内。

本申请实施例提供的系统级封装模块，通过设置表层屏蔽和分腔屏蔽，可解决系统级封装模块内部电子元器件之间的相互电磁干扰，同时也可解决系统级封装模块和外部电子元器件的干扰。

在一种可能的实施方式中，所述导电屏蔽层覆盖所述开槽的全部内表面，所述填充体为非导电体。

采用如上设计，导电屏蔽层与基板导通，可实现系统级封装模块的上下电导通，同时，导电屏蔽层可实现系统级封装模块内部电子元器件之间的屏蔽，以及系统级封装模块表面的屏蔽，即实现系统级封装模块和外部电子元器件之间的屏蔽。

本实施例方式中，所述开槽的横截面形状为倒梯形。

采用如上设计，倒梯形的开槽结构简单，容易实现。

本实施方式中，所述填充体包括非导电胶水。

采用如上设计，非导电胶水工艺难度和成本低，可降低系统级封装模块的工艺难度和成本。

采用如上设计，导电屏蔽层可同时实现对系统级封装模块表面和腔体之间的屏蔽，且系统级封装模块内部的分腔屏蔽不依赖于导电胶水，非导电材料也可以作为填充体填充开槽，可有效降低工艺难度和成本。