[发明专利]一种通用闪存存储器主机端芯片装置以及设备在审
| 申请号： | 201910838674.1 | 申请日： | 2019-09-05 |
| 公开（公告）号： | CN110781106A | 公开（公告）日： | 2020-02-11 |
| 发明（设计）人： | 李虎;李国强 | 申请（专利权）人： | 深圳市德名利电子有限公司 |
| 主分类号： | G06F13/16 | 分类号： | G06F13/16;G06F13/38;G06F13/40 |
| 代理公司： | 44439 深圳市道勤知酷知识产权代理事务所(普通合伙) | 代理人： | 何兵;饶盛添 |
| 地址： | 518000 广东省深圳市龙华区民治街*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 通用闪存 存储器物理 读写性能 存储器 从设备 数字电路模块 存储器协议 存储器主机 高速信号 芯片装置 解析 并行 | ||
1.一种通用闪存存储器主机端芯片装置，其特征在于，包括一用于通用闪存存储器协议解析的数字电路模块和至少两个用于处理高速信号的通用闪存存储器物理层模块。
2.如权利要求1所述的通用闪存存储器主机端芯片装置，其特征在于，所述一数字电路模块与所述至少两个通用闪存存储器物理层模块相串联连接。
3.如权利要求1所述的通用闪存存储器主机端芯片装置，其特征在于，所述通用闪存存储器主机端芯片装置，还包括：
一多路选择器；
所述至少两个通用闪存存储器物理层模块的参考M-PHY模块接口经过所述多路选择器之后连接到所述数字电路模块的参考M-PHY模块接口。
4.如权利要求1所述的通用闪存存储器主机端芯片装置，其特征在于，所述通用闪存存储器主机端芯片装置还包括至少一个用于通用闪存存储器协议解析的数字电路模块，所述至少一个数字电路模块与所述一数字电路模块是相同的电路模块，所述至少一个数字电路模块与所述一数字电路模块相加的和与所述至少两个通用闪存存储器物理层模块的数量相同，所述至少一个数字电路模块与所述至少两个通用闪存存储器物理层模块一对一相连接，所述一数字电路模块与所述至少两个通用闪存存储器物理层模块一对一相连接。
5.如权利要求4所述的通用闪存存储器主机端芯片装置，其特征在于，所述至少一个数字电路模块与所述至少两个通用闪存存储器物理层模块一对一相并联连接，所述一数字电路模块与所述至少两个通用闪存存储器物理层模块一对一相并联连接。
6.如权利要求1所述的通用闪存存储器主机端芯片装置，其特征在于，所述通用闪存存储器主机端芯片装置还包括至少一个用于通用闪存存储器协议解析的数字电路模块，所述至少一个数字电路模块都有至少一个通用闪存存储器物理层模块通过多路选择器相连接，所述一数字电路模块都有至少一个通用闪存存储器物理层模块通过多路选择器相连接。
7.如权利要求6所述的通用闪存存储器主机端芯片装置，其特征在于，所述一数字电路模块与至少一个通用闪存存储器物理层模块采用并联和串联相结合的混合连接方式相连接，所述至少一个数字电路模块与至少一个通用闪存存储器物理层模块采用并联和串联相结合的混合连接方式相连接。
8.如权利要求6所述的通用闪存存储器主机端芯片装置，其特征在于，所述一数字电路模块连接的通用闪存存储器物理层模块的数量与所述至少一个数字电路模块中的每一个数字电路模块连接的通用闪存存储器物理层模块的数量相同。
9.一种通用闪存存储器主机端芯片设备，其特征在于，包括如权利要求1至8任意一项所述的通用闪存存储器主机端芯片装置。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市德名利电子有限公司，未经深圳市德名利电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910838674.1/1.html，转载请声明来源钻瓜专利网。
