[发明专利]半导体装置

说明书

提供可对施加于半导体元件两端的电压的时间变化率(dv/dt)进行调整，进行导通时的控制性和导通损耗的调整的半导体装置。本发明涉及的半导体装置具备：第一开关区域，其具有第一栅极电极，沟道电流与通过输入至第一栅极电极的控制信号而供给的电荷量对应地受到控制；第二开关区域，其具有第二栅极电极，沟道电流与通过输入至第二栅极电极的控制信号而供给的电荷量对应地受到控制，与第一开关区域并联连接；以及控制部，其向第一、第二栅极电极输出用于使第一、第二开关区域导通的控制信号，控制部在输出第一、第二控制信号而经过了第一规定期间后使第二控制信号的输出停止，在使第二控制信号的输出停止而经过了第二规定期间后输出所述第二控制信号。

技术领域

本发明涉及半导体装置。

背景技术

在搭载有具有栅极电极的半导体元件即IGBT(Insulated Gate BipolarTransistor)、MOSFET(Metal Oxide Semiconductor Feld Effect Transistor)的半导体装置中，谋求如下技术，即，对从断开状态切换为接通状态时即所谓的导通时的施加于半导体元件两端的电压的时间变化率(dv/dt)进行抑制。

在专利文献1中记载了一种半导体装置，其通过将在导通时供给至第一栅极电极的驱动信号的导通的定时(timing)和供给至第二栅极电极的驱动信号的导通的定时错开规定的时间，从而对导通时的输出电压的时间变化率(dv/dt)进行抑制而提高控制性。

专利文献1：国际公开第2014/038064号

但是，在专利文献1所记载的半导体装置中，没有充分考虑在导通时所产生的损耗即导通损耗。导通损耗与施加于半导体元件两端的电压的时间变化率(dv/dt)具有相关性，如果使施加于半导体元件两端的电压变化变慢，即，使时间变化率(dv/dt)减小，则控制性提高，但导通损耗变大。

即，对于导通时的施加于半导体元件两端的电压的时间变化率(dv/dt)而言，如果过大则控制性降低，如果过小则导通损耗增加，因此需要进行调整。

发明内容

本发明就是为了解决上述那样的问题而提出的，其目的在于提供如下半导体装置，即，通过能够对施加于半导体元件两端的电压的时间变化率(dv/dt)进行调整，从而能够实现导通时的控制性和导通损耗的调整。

本发明涉及的半导体装置具备：第一开关区域，其具有第一栅极电极，沟道电流与通过输入至第一栅极电极的控制信号而供给的电荷量对应地受到控制；第二开关区域，其具有第二栅极电极，沟道电流与通过输入至第二栅极电极的控制信号而供给的电荷量对应地受到控制，该第二开关区域与第一开关区域并联连接；以及控制部，其向第一栅极电极输出用于使第一开关区域导通的第一控制信号，向第二栅极电极输出用于使第二开关区域导通的第二控制信号，控制部在输出第一控制信号和第二控制信号而经过了第一规定期间后，使第二控制信号的输出停止，在使第二控制信号的输出停止而经过了第二规定期间后，输出第二控制信号。

发明的效果

根据本发明涉及的半导体装置，提供一种半导体装置，其能够通过由控制部输出的控制信号而进行导通时的施加于半导体元件两端的电压的时间变化率(dv/dt)的调整，因此能够实现导通时的控制性和导通损耗的调整。

附图说明

图1是表示本发明的实施方式1涉及的半导体装置的结构的俯视图。

图2是表示本发明的实施方式1涉及的半导体装置的结构的剖视图。

图3是表示本发明的实施方式1涉及的半导体装置的去除了控制基板的情况下的结构的俯视图。

图4是表示在本发明的实施方式1涉及的半导体装置搭载的半导体元件的驱动配线的结构的俯视图。

图5是本发明的实施方式1涉及的半导体装置的等价电路图。