[发明专利]一种探测器阵列芯片及其制备方法

权利要求书

1.一种探测器阵列芯片，其特征在于，所述探测器阵列芯片包括：

第一外延层，所述第一外延层包括由两个以上的相互隔离的有源区组成的有源区阵列；

第二外延层，形成于所述第一外延层的上表面；

第三外延层，形成于所述第二外延层上；

上电极层，形成于所述第三外延层上；

下电极层，所述下电极层包括与所述有源区的数量一致的下电极，每个所述下电极形成于一个与其对应的有源区的下表面；

所述芯片由下至上依次包括第一外延层、第二外延层和第三外延层；

所述探测器阵列芯片采用正面入射的方式，所述第三外延层形成有上电极层的一面为入射面。

2.根据权利要求1所述的探测器阵列芯片，其特征在于，所述第一外延层为重掺杂的P型半导体外延层，所述第二外延层为轻掺杂的N型半导体外延层，所述第三外延层为重掺杂的N型半导体外延层，所述上电极层为N型电极，所述下电极层为P型电极；或者，

所述第一外延层为重掺杂的N型半导体外延层，所述第二外延层为轻掺杂的P型半导体外延层，所述第三外延层为重掺杂的P型半导体外延层，所述上电极层为P型电极，所述下电极层为N型电极。

3.根据权利要求2所述的探测器阵列芯片，其特征在于，所述有源区之间采用台面刻蚀或离子注入的方式进行隔离。

4.根据权利要求3所述的探测器阵列芯片，其特征在于，所述有源区的下表面为圆形，该圆形的直径范围在10微米至300微米之间，且，相邻有源区之间的间隔在10微米至300微米之间。

5.根据权利要求1至4任一项所述的探测器阵列芯片，其特征在于，所述探测器阵列芯片还包括增透膜层，所述增透膜层覆盖于所述第三外延层上除所述上电极层之外的区域。

6.根据权利要求1至4任一项所述的探测器阵列芯片，其特征在于，所述探测器阵列芯片还包括钝化层，所述钝化层覆盖于所述探测器阵列芯片的下表面除所述下电极层之外的区域。

7.一种探测器阵列芯片的制备方法，其特征在于，所述制备方法包括：

制备半导体外延晶片，其中，所述半导体外延晶片由下至上依次包括衬底、第一外延层、第二外延层和第三外延层；

在所述第三外延层上蒸镀金属并退火，形成上电极层；

去除所述衬底，露出所述第一外延层的下表面；

在所述第一外延层的下表面制备掩膜层，在所述掩膜层涂覆光刻胶并进行光刻，形成图形化的有源区阵列窗口；

对所述第一外延层除有源区阵列窗口之外的区域，采用台面蚀刻或者离子注入进行隔离，形成由两个以上的相互隔离的有源区组成的有源区阵列；

去除所述光刻胶和所述掩膜层；

在所述有源区阵列的各有源区的下表面蒸镀金属并退火，形成下电极层。

8.根据权利要求7所述的探测器阵列芯片的制备方法，其特征在于，所述第一外延层为重掺杂的P型半导体外延层，所述第二外延层为轻掺杂的N型半导体外延层，所述第三外延层为重掺杂的N型半导体外延层，所述上电极层为N型电极，所述下电极层为P型电极；或者，

所述第一外延层为重掺杂的N型半导体外延层，所述第二外延层为轻掺杂的P型半导体外延层，所述第三外延层为重掺杂的P型半导体外延层，所述上电极层为P型电极，所述下电极层为N型电极。

9.根据权利要求8所述的探测器阵列芯片的制备方法，其特征在于，所述有源区的下表面为圆形，该圆形的直径范围在10微米至300微米之间，且，相邻有源区之间的间隔在10微米至300微米之间。

10.根据权利要求7至9任一项所述的探测器阵列芯片的制备方法，其特征在于，所述制备方法还包括：

在所述第三外延层上沉积增透膜层，并刻蚀出上电极窗口；和/或，

在所述探测器阵列芯片的下表面沉积钝化层，并刻蚀出下电极窗口。