[发明专利]存储器装置及其操作方法

说明书

存储器装置及其操作方法。本公开涉及一种包括BIST电路的存储器装置及其操作方法。该存储器装置包括：比较电路，该比较电路将测试图案数据与感测数据进行比较，以产生比较信号；状态信息产生电路，该状态信息产生电路响应于比较信号而通过标记感测数据中的发生故障的数据来产生故障掩蔽信号；列地址产生电路，该列地址产生电路响应于输入/输出选通信号而产生依次增加的列地址；锁存使能信号产生电路，该锁存使能信号产生电路响应于故障掩蔽信号而产生锁存使能信号；以及输入/输出电路，该输入/输出电路接收列地址并且响应于锁存使能信号而选择性地锁存所述列地址当中的发生故障的列地址。

技术领域

各个实施方式总体上涉及电子装置，更具体地，涉及存储器装置及其操作方法。

背景技术

存储器装置是使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)或磷化铟(InP)这样的半导体形成的存储装置。存储器装置通常分为易失性存储器装置和非易失性存储器装置。

易失性存储器装置在断电时会丢失存储的数据。易失性存储器装置的示例可以包括静态随机存取存储器(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)等。非易失性存储器装置都可以保留存储的数据而不管电源开/关条件如何，。非易失性存储器装置的示例可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、相变RAM(PRAM)、磁RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)等。闪存通常可以分为NOR型存储器和NAND型存储器。

随着半导体制造技术的发展，可以增加存储器装置的集成度，并且同时故障的可能性会增加。因此，通过分析存储器装置中发生的错误来检测半导体制造处理中的缺陷变得重要。

例如，已经使用外部专用设备来执行存储器装置的测试。然而，用于将系统的所有组件集成到单个芯片中的片上系统(SoC)技术的出现已经在存储器装置的测试方法中带来了显著变化。为了提高性能，SoC可以使用具有大数据I/O宽度的多个内部存储器装置。然而，由于测试设备的通道数量的缺乏、高速测试的限制以及对内部存储器装置的低存取可能性，使用专用测试设备测试这些内部存储器装置可能是非常低效的。

已经开发了一种在SoC中包括内建自测(BIST)电路的方法，以避免上述低效率。已经积极地对在高速测试方面比现有方法更有利的该方法进行了研究。结果，该方法已广泛用于片上系统(SoC)的内部存储器测试。

发明内容

根据一实施方式，一种存储器装置可以包括：比较电路，该比较电路将测试图案数据和感测数据进行比较，以产生比较信号；状态信息产生电路，该状态信息产生电路响应于比较信号而通过标记所述感测数据中的发生故障的数据来产生故障掩蔽信号(fail masksignal)；列地址产生电路，该列地址产生电路响应于输入/输出选通信号而产生依次增加的列地址；锁存使能信号产生电路，该锁存使能信号产生电路响应于所述故障掩蔽信号而产生锁存使能信号；以及输入/输出电路，该输入/输出电路接收所述列地址并且响应于所述锁存使能信号而选择性地锁存所述列地址当中的发生故障的列地址。

根据一实施方式，一种存储器装置可以包括：内部电路，该内部电路被配置用于在测试操作期间用测试图案数据对被选存储块进行编程并且通过读取编程有所述测试图案数据的所述被选存储块来输出感测数据；以及BIST电路，该BIST电路被配置用于在所述测试操作期间产生所述测试图案数据，并且产生依次增加的列地址和用于锁存发生故障的列地址的锁存使能信号，其中，所述内部电路在所述测试操作期间响应于所述锁存使能信号而选择性地仅锁存所述列地址当中的发生故障的列地址，以将发生故障的列地址作为故障列地址输出。