[发明专利]存储器装置及其操作方法有效
| 申请号: | 201910835961.7 | 申请日: | 2019-09-05 |
| 公开(公告)号: | CN110890125B | 公开(公告)日: | 2023-05-02 |
| 发明(设计)人: | 李完燮 | 申请(专利权)人: | 爱思开海力士有限公司 |
| 主分类号: | G11C29/18 | 分类号: | G11C29/18;G11C29/12 |
| 代理公司: | 北京三友知识产权代理有限公司 11127 | 代理人: | 刘久亮;黄纶伟 |
| 地址: | 韩国*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 存储器 装置 及其 操作方法 | ||
1.一种存储器装置,该存储器装置包括:
比较电路,该比较电路被配置用于将测试图案数据和感测数据进行比较,以产生比较信号;
状态信息产生电路,该状态信息产生电路被配置用于响应于所述比较信号而通过标记所述感测数据中的发生故障的数据来产生故障掩蔽信号;
列地址产生电路,该列地址产生电路被配置用于响应于输入/输出选通信号而产生依次增加的列地址;
锁存使能信号产生电路,该锁存使能信号产生电路被配置用于响应于所述故障掩蔽信号而产生锁存使能信号;以及
输入/输出电路,该输入/输出电路被配置用于接收所述列地址并且响应于所述锁存使能信号而选择性地锁存所述列地址当中的发生故障的列地址。
2.根据权利要求1所述的存储器装置,该存储器装置还包括测试图案产生电路,该测试图案产生电路被配置用于产生所述测试图案数据。
3.根据权利要求2所述的存储器装置,该存储器装置还包括内部电路,该内部电路被配置用于用由所述测试图案产生电路产生的所述测试图案数据对存储块进行编程并且通过对所述存储块执行读取操作来输出所述感测数据。
4.根据权利要求1所述的存储器装置,其中,所述比较电路包括:
低字节比较电路,该低字节比较电路被配置用于将所述感测数据的低字节感测数据与所述测试图案数据的低字节测试图案数据进行比较,以输出低字节故障信息;
高字节比较电路,该高字节比较电路被配置用于将所述感测数据的高字节感测数据与所述测试图案数据的高字节测试图案数据进行比较,以输出高字节故障信息;以及
逻辑门,该逻辑门被配置用于响应于所述低字节故障信息和所述高字节故障信息而产生所述比较信号。
5.根据权利要求1所述的存储器装置,其中,所述状态信息产生电路包括逻辑信号产生电路,该逻辑信号产生电路被配置用于产生指示测试操作结果的逻辑信号,并且
当所述逻辑信号的逻辑电平转变为与状态故障值对应的逻辑电平时,所述逻辑信号产生电路产生并输出固定为所述状态故障值的逻辑信号。
6.根据权利要求5所述的存储器装置,其中,所述状态信息产生电路还包括故障掩蔽信号产生电路,并且
所述状态信息产生电路响应于所述输入/输出选通信号和所述比较信号而产生所述故障掩蔽信号。
7.根据权利要求1所述的存储器装置,其中,所述列地址产生电路包括:
延迟电路,该延迟电路被配置用于将所述输入/输出选通信号延迟预定时间,以产生内建自测BIST计数时钟;以及
列地址计数器,该列地址计数器被配置用于对所述BIST计数时钟进行计数,以产生并输出所述依次增加的列地址。
8.根据权利要求7所述的存储器装置,其中,所述预定时间是根据所述感测数据的读取时间以及所述感测数据与所述测试图案数据的比较操作时间来设置的。
9.根据权利要求1所述的存储器装置,其中,所述输入/输出电路包括:
选择电路,该选择电路被配置用于:响应于BIST使能信号,在正常操作期间接收并输出由内部电路读取的正常数据,并且在测试操作期间接收并输出从所述列地址产生电路输出的列地址;以及
锁存电路,该锁存电路被配置用于锁存从所述选择电路输出的正常数据或列地址。
10.根据权利要求9所述的存储器装置,其中,所述锁存电路包括多个锁存器,并且
所述多个锁存器被配置用于在所述测试操作期间响应于所述锁存使能信号而选择性地仅锁存所述列地址当中的发生故障的列地址,以将锁存的列地址作为故障列地址输出。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910835961.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:显示设备及其控制方法
- 下一篇:排气控制阀和包括该排气控制阀的组件





