[发明专利]一种浪涌保护电路

说明书

一种浪涌保护电路，减掉额外Vref的建立时间，并通过比较器与运算放大器联合电路有序控制泄放浪涌能量功率管的导通，以先利用比较器输出信号降低浪涌电压的上升速度，同时保证保护电路的响应速度，然后变为运放输出信号降低增益及带宽，与泄放浪涌能量功率管和分压电阻形成闭环，提高稳定性防止输入电压端振荡，或被泄放浪涌能量功率管拉短路的风险，从而有利于保护芯片，避免浪涌电压给芯片带来损坏。

技术领域

本发明涉及芯片带电浪涌时，例如热插拔电路在进行热插拔时，对芯片电路的保护技术，特别是一种浪涌保护电路，减掉额外Vref的建立时间，并通过比较器与运算放大器联合电路有序控制泄放浪涌能量功率管的导通，以先利用比较器输出信号降低浪涌电压的上升速度，同时保证保护电路的响应速度，然后变为运放输出信号降低增益及带宽，与泄放浪涌能量功率管和分压电阻形成闭环，提高稳定性防止输入电压端振荡，或被泄放浪涌能量功率管拉短路的风险，从而有利于保护芯片，避免浪涌电压给芯片带来损坏。

背景技术

热插拔电路设计应用非常广泛，然而在热插拔过程中不可避免的会伴随着浪涌的产生。浪涌电压上升速度快，能量强，极有可能对芯片造成永久性的损伤。所以应用在热插拔电路中的芯片，必须要添加浪涌保护电路。现有技术中的浪涌保护电路，如图1所示，包括泄放浪涌能量功率管Power device即NMOS功率管，所述NMOS功率管的漏极连接输入电压端VIN，所述NMOS功率管的源极连接接地端GND，所述NMOS功率管的栅极连接比较器COMP的输出端，所述比较器COMP的正输入端(+)一路通过第一电阻连接所述输入电压端VIN，另一路通过第二电阻连接接地端GND，所述比较器COMP的负输入端(-)连接参考电压端Vref，所述参考电压端Vref通过电压源连接接地端GND。图1中采用比较器COMP来监测输入电压VIN，一旦VIN超过设定的阈值，会迅速打开一个大功率的功率管(例如，泄放浪涌能量功率管Powerdevice，即NMOS功率管)去泄放浪涌的能量，以至于电源电压不会升的过高将芯片损坏。如图1，这种结构存在着一定的弊端，第一，功率管泄放浪涌能量的同时会将VIN拉低，低于比较器COMP阈值后，比较器COMP会将功率管Power device关断。功率管Power device关断后，浪涌电压又会上升高于比较器阈值。如此反复会造成输入电压端VIN振荡，一旦输入端VIN振荡，芯片就会存在被损坏的风险。实际上这种结构也为闭环，比较器COMP也可视为运放，但要求比较器COMP的响应速度要足够快，增益足够高，所以环路稳定性很难保证。第二，如果为了防止输入电压端VIN振荡，使功率管Power device快速导通缓慢关闭，又会存在输入电压端VIN被功率管Power device拉短路的风险。第三，由于浪涌电压上升速度比较快，如果芯片不带电浪涌，芯片内部需要迅速建立起偏置电压Vref，不但要消耗一定的建立时间，同时快速的Vref的建立也很可能会有较大的误差及稳定性的问题，导致比较器误触发或者不触发，以至于达不到预期的保护效果。本发明人认为，如果减掉额外Vref的建立时间，并通过比较器与运算放大器联合电路有序控制泄放浪涌能量功率管的导通，就能够先利用比较器输出信号降低浪涌电压的上升速度，同时保证保护电路的响应速度，然后变为运放输出信号降低增益及带宽，与泄放浪涌能量功率管和分压电阻形成闭环，提高稳定性防止输入电压端振荡，或被泄放浪涌能量功率管拉短路的风险。有鉴于此，本发明人完成了本发明。

发明内容

本发明针对现有技术中存在的缺陷或不足，提供一种浪涌保护电路，减掉额外Vref的建立时间，并通过比较器与运算放大器联合电路有序控制泄放浪涌能量功率管的导通，以先利用比较器输出信号降低浪涌电压的上升速度，同时保证保护电路的响应速度，然后变为运放输出信号降低增益及带宽，与泄放浪涌能量功率管和分压电阻形成闭环，提高稳定性防止输入电压端振荡，或被泄放浪涌能量功率管拉短路的风险，从而有利于保护芯片，避免浪涌电压给芯片带来损坏。

本发明技术方案如下：