[发明专利]一种浪涌保护电路有效
申请号: | 201910830584.8 | 申请日: | 2019-09-04 |
公开(公告)号: | CN112448379B | 公开(公告)日: | 2023-02-17 |
发明(设计)人: | 谢程益;请求不公布姓名;于翔 | 申请(专利权)人: | 圣邦微电子(北京)股份有限公司 |
主分类号: | H02H9/04 | 分类号: | H02H9/04 |
代理公司: | 北京海虹嘉诚知识产权代理有限公司 11129 | 代理人: | 吴小灿 |
地址: | 100089 北京市海淀*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 浪涌 保护 电路 | ||
1.一种浪涌保护电路,其特征在于,包括NMOS功率管,所述NMOS功率管的漏极连接输入电压端,所述NMOS功率管的源极连接接地端,所述输入电压端通过依次串联的第一电阻和第二电阻连接接地端,所述第一电阻与所述第二电阻之间为参考电压端,所述参考电压端连接比较器与运算放大器联合电路的第一输入端,所述比较器与运算放大器联合电路的第二输入端通过内部低压源连接所述输入电压端,所述比较器与运算放大器联合电路的第一输出端为比较器输出端,所述比较器与运算放大器联合电路的第二输出端为运算放大器输出端,所述运算放大器输出端连接所述NMOS功率管的栅极,所述比较器输出端连接逻辑电路的第一输入端,所述逻辑电路的输出端连接第一PMOS管的栅极,所述第一PMOS管的漏极连接所述NMOS功率管的栅极;
所述比较器与运算放大器联合电路包括源极互连的第二PMOS管、第三PMOS管、第四PMOS管和第五PMOS管,所述第二PMOS管的栅极与所述第三PMOS管的栅极互连,所述第四PMOS管的栅极与所述第五PMOS管的栅极互连后连接所述第三PMOS管的漏极,所述第二PMOS管的栅极与漏极互连后连接第二NPN三极管的集电极,所述第二NPN三极管的基极与第一NPN三极管的基极互连后连接所述参考电压端,所述第二NPN三极管的发射极依次通过串联的第四电阻和第五电阻连接接地端,所述第四电阻和第五电阻之间的中间节点连接所述第一NPN三极管的发射极,所述第四PMOS管的漏极为所述运算放大器输出端,所述第五PMOS管的漏极为所述比较器输出端,所述运算放大器输出端通过第一电流源连接接地端,所述比较器输出端通过第二电流源连接接地端。
2.根据权利要求1所述的浪涌保护电路,其特征在于,所述第一PMOS管的源极连接所述内部低压源的输出端。
3.根据权利要求1所述的浪涌保护电路,其特征在于,所述NMOS功率管的栅极连接第一稳压二极管的阴极,所述第一稳压二极管的阳极连接接地端。
4.根据权利要求1所述的浪涌保护电路,其特征在于,所述内部低压源包括第一NMOS管,所述第一NMOS管的漏极连接所述输入电压端,所述第一NMOS管的源极分别连接所述内部低压源的输出端,第二电容的一端,和第三稳压二极管的阴极,所述第二电容的另一端和所述第三稳压二极管的阳极均连接接地端,所述第一NMOS管的栅极分别连接第三电阻的一端,第一电容的一端,和第二稳压二极管的阴极,所述第三电阻的另一端连接所述输入电压端,所述第一电容的另一端和所述第二稳压二极管的阳极均连接接地端。
5.根据权利要求1所述的浪涌保护电路,其特征在于,所述第二PMOS管比所述第三PMOS管的面积比为1:1。
6.根据权利要求1所述的浪涌保护电路,其特征在于,所述第二NPN三极管比所述第一NPN三极管的面积比为1:1。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于圣邦微电子(北京)股份有限公司,未经圣邦微电子(北京)股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910830584.8/1.html,转载请声明来源钻瓜专利网。