[发明专利]无路径失配的无采保高速高输入带宽流水线结构ADC

说明书

本发明公开了一种无路径失配的无采保高速高输入带宽流水线结构ADC，包括数字校正电路和级联的若干流水级电路,第一级流水级电路包括第一电容阵列、第二电容阵列、OTA放大器、低分辨率子Flash ADC和四个开关；所述第一电容阵列由多个第一开关电容网络并联组成，每个所述第一开关电容网络均包括三个开关和一个电容；所述第二电容阵列由多个第二开关电容网络并联组成，每个所述第二开关电容网络均包括三个开关和一个电容。本发明中，待转换的模拟信号分别连接到两组完全相同的电容阵列上，这样能得到良好的匹配，从而很好的消除了路径失配造成的影响。

技术领域

本发明涉及流水线结构ADC领域，特别涉及一种无路径失配的无采保高速高输入带宽流水线结构ADC。

背景技术

流水线ADC是实现高速中高精度ADC的一种流行架构，相较其他两种主流ADC架构：逐次比较型和并行比较型，它在转换速度，功耗和芯片面积成本之间做出了有效折中，并被广泛应用于宽波段卫星通信、光纤和网络调制器以及雷达通信等通信系统中。

如图1所示，传统的流水线结构ADC由级联的若干级流水级电路和数字校正电路组成，每一级流水级电路又包含采样保持电路，低分辨率子ADC和DAC，以及一个有求和极间放大功能的电路(MDAC)；在此基础上，为了进一步降低功耗，无采样保持电路的流水线ADC结构作为一种有效的技术手段被提出来。在待转换的模拟信号进入第一级流水级电路后，由低分辨率的子ADC首先进行转换，获得K1位数字信号，再通过DAC转换成模拟信号，通过求和电路，该模拟信号从待转换信号中抽走，留下余差信号被级间放大器以固定增益放大并被输送到下一级流水级电路，重复以上所述操作，依次可以获得K2，…，Km位数字信号，最终完成模拟信号到数字信号的转换。其中，流水线ADC架构的第一级流水级电路决定了整个ADC系统的转换速度和输入带宽，是高速高输入带宽流水线ADC设计的核心单元。

如图2所示，传统的无采保流水线ADC第一级流水级电路包括MDAC和sub-ADC，然而MDAC和sub-ADC之间存在路径失配的问题，使得流水线ADC的线性度受到限制，一些国际ADC厂商，例如ADI,虽然通过调节sub-ADC采样时钟的延迟来抵消部分路径失配，然而仍然需要精心的版图设计和后仿真才能确定这种延迟的范围，增加了设计的复杂性；另外，sub-ADC还增大了缓冲器的负载和功耗，降低了其带宽和线性度。

发明内容

本发明要解决的技术问题是提供了一种无路径失配的无采保高速高输入带宽流水线结构ADC。

本发明的技术方案如下：

一种无路径失配的无采保高速高输入带宽流水线结构ADC，包括数字校正电路和级联的若干流水级电路,第一级流水级电路包括第一电容阵列、第二电容阵列、OTA放大器、低分辨率子Flash ADC、开关S4、开关S8、开关S9和开关S10，所述第一电容阵列由多个第一开关电容网络并联组成，每个所述第一开关电容网络均包括开关S1、开关S2、开关S3和电容C1，每一第一开关电容网络的电容C1的第一端通过其开关S1与采样信号输入端口Vin电连接，每一第一开关电容网络的电容C1的第一端还与其开关S2的第一端电连接，开关S2的第二端和第三端均与余差信号输出端口Vout电连接；每一第一开关电容网络的电容C1的第二端通过其开关S3接地，每一第一开关电容网络的电容C1的第二端还与开关S4的第一端电连接，所述开关S4的第二端与OTA放大器的负向输入端电连接；

所述第二电容阵列由多个第二开关电容网络并联组成，每个所述第二开关电容网络均包括开关S5、开关S6、开关S7和电容C2，每一第二开关电容网络的电容C2的第一端通过其开关S5与与采样信号输入端口Vin电连接，每一第二开关电容网络的电容C2的第一端还与其开关S6的第一端电连接，开关S6的第二端连接第二参考电压，开关S6的第三端连接第三参考电压；每一第二开关电容网络的电容C2的第二端通过开关S7接地，每一第二开关电容网络的电容C2的第二端还与开关S8的第一端电连接；所述开关S8的第二端与OTA放大器的负向输入端电连接；