[发明专利]无路径失配的无采保高速高输入带宽流水线结构ADC

权利要求书

1.一种无路径失配的无采保高速高输入带宽流水线结构ADC，包括数字校正电路和级联的若干流水级电路,其特征在于：第一级流水级电路包括第一电容阵列、第二电容阵列、OTA放大器(3)、低分辨率子Flash ADC(4)、开关S4、开关S8、开关S9和开关S10，所述第一电容阵列由多个第一开关电容网络(1)并联组成，每个所述第一开关电容网络(1)均包括开关S1、开关S2、开关S3和电容C1，所述开关S2为带控制端的单刀双掷开关，其第一端为动端，第二端和第三端为不动端；每一第一开关电容网络(1)的电容C1的第一端通过其开关S1与采样信号输入端口Vin电连接，每一第一开关电容网络(1)的电容C1的第一端还与其开关S2的第一端电连接，开关S2的第二端和第三端均与余差信号输出端口Vout电连接；每一第一开关电容网络(1)的电容C1的第二端通过其开关S3接地，每一第一开关电容网络(1)的电容C1的第二端还与开关S4的第一端电连接，所述开关S4的第二端与OTA放大器(3)的负向输入端电连接；

所述第二电容阵列由多个第二开关电容网络(2)并联组成，每个所述第二开关电容网络(2)均包括开关S5、开关S6、开关S7和电容C2，所述开关S6为带控制端的单刀双掷开关，其第一端为动端，第二端和第三端为不动端；每一第二开关电容网络(2)的电容C2的第一端通过其开关S5与采样信号输入端口Vin电连接，每一第二开关电容网络(2)的电容C2的第一端还与其开关S6的第一端电连接，开关S6的第二端连接第二参考电压，开关S6的第三端连接第三参考电压；每一第二开关电容网络(2)的电容C2的第二端通过开关S7接地，每一第二开关电容网络(2)的电容C2的第二端还与开关S8的第一端电连接；所述开关S8的第二端与OTA放大器(3)的负向输入端电连接；

所述OTA放大器(3)的正向输入端接地，所述OTA放大器(3)的输出端与余差信号输出端口Vout电连接，所述OTA放大器(3)的输出端还通过开关S9接地，所述OTA放大器(3)的输出端还通过开关S10与低分辨率子Flash ADC(4)的输入端电连接；所述低分辨率子Flash ADC(4)的参考电压检测端连接有第一参考电压，所述低分辨率子Flash ADC(4)的输出端与数字校正电路电连接，所述低分辨率子Flash ADC(4)的输出端还与第二电容阵列的开关控制端电连接。

2.根据权利要求1所述的无路径失配的无采保高速高输入带宽流水线结构ADC，其特征在于：所述第一电容阵列由八个第一开关电容网络(1)并联组成，所述第二电容阵列由八个第二开关电容网络(2)并联组成。

3.根据权利要求2所述的无路径失配的无采保高速高输入带宽流水线结构ADC，其特征在于：所述低分辨率子Flash ADC(4)输出的数字信号由八位温度计码组成，八位温度计码与八个第二开关电容网络(2)一一对应。

4.根据权利要求1所述的无路径失配的无采保高速高输入带宽流水线结构ADC，其特征在于：所述第二参考电压的电压值是第一参考电压值的两倍，所述第三参考电压电压值的绝对值与第二参考电压电压值的绝对值相等，且极性与第二参考电压相反。

5.根据权利要求1所述的无路径失配的无采保高速高输入带宽流水线结构ADC，其特征在于：所述第一级流水级电路还包括转码器(5)，所述低分辨率子Flash ADC(4)的输出端通过转码器(5)与数字校正电路电连接，所述转码器(5)用于将低分辨率子Flash ADC(4)输出的数字信号转换为二进制码。

6.根据权利要求1所述的无路径失配的无采保高速高输入带宽流水线结构ADC，其特征在于：所述开关S9、每一第一开关电容网络(1)的开关S1和每一第二开关电容网络(2)的开关S5均由时钟信号控制闭合或断开，每一第一开关电容网络(1)的开关S3和每一第二开关电容网络(2)的开关S7均由时钟信号控制闭合或断开，所述开关S4和每一第一开关电容网络(1)的开关S2均由时钟信号控制闭合或断开，所述开关S8由时钟信号控制闭合或断开，所述开关S10由时钟信号控制闭合或断开，每一第二开关电容网络(2)的开关S6由时钟信号控制闭合或断开，且在闭合状态时分别由低分辨率子Flash ADC(4)输出数字信号的对应位控制连接第二参考电压或第三参考电压。