[发明专利]一种终端结构制造方法

说明书

本发明涉及半导体器件领域，具体而言，涉及一种终端结构制造方法，包括在半导体衬底表面设置场氧化层，所述场氧化层厚度范围为1微米至2微米；在所述场氧化层表面沉积氧化硅薄膜，所述氧化硅薄膜厚度范围为10纳米至50纳米；采用湿法刻蚀工艺对所述场氧化层及氧化硅薄膜进行刻蚀，根据所述场氧化层及氧化硅薄膜之间的刻蚀速率差使所述场氧化层形成斜面台阶结构；在所述斜面结构进行离子注入掺杂、热扩散激活及PN结推进，本方案通过在场氧化层表面设置氧化硅薄膜，根据场氧化层及氧化硅薄膜之间的刻蚀速率差使场氧化层形成斜面台阶结构，有利于终端扩散结的边缘渐变，有利于调节PN结表面的电场，提高PN结的耐压和击穿特性。

技术领域

本发明涉及半导体器件领域，具体而言，涉及一种终端结构制造方法。

背景技术

功率半导体器件是电力电子领域的主要器件，是弱电控制强电的关键器件。广泛应用于各种功率控制电路、驱动电路等电路中。尤其是在各种变频电机、光伏逆变及智能电网、新能源汽车、电力机车牵引驱动等领域有着重要的作用。

传统设计上的功率半导体器件(以MOSFET及IGBT为代表)在终端耐压结构方面常采用场限环(结合金属或多晶场板)结构、结终端扩展结构、横向变掺杂结构等等，针对这几种终端结构，在形成终端窗口的制造方法上多采用湿法刻蚀和离子注入工艺，但现有工艺影响终端扩散结的边缘渐变，而且对缓解PN结表面的电场程度较小，同时也影响了后续晶圆制程中各薄膜层的台阶覆盖。

发明内容

本发明的目的在于提供一种终端结构制造方法，其能够在场氧化层形成大角度的斜面台阶结构，以解决上述问题。

本发明的实施例是这样实现的：

一种终端结构的制造方法，包括：

在半导体衬底表面设置场氧化层，所述场氧化层厚度范围为1微米至2微米；

在所述场氧化层表面沉积氧化硅薄膜，所述氧化硅薄膜厚度范围为10纳米至50纳米；

采用湿法刻蚀工艺对所述场氧化层及氧化硅薄膜进行刻蚀，根据所述场氧化层及氧化硅薄膜之间的刻蚀速率差使所述场氧化层形成斜面台阶结构；

在所述斜面结构进行离子注入掺杂、热扩散激活及PN结推进。

进一步的，在本发明的一种实施例中，上述场氧化层为采用热氧化工艺生长成的纯质二氧化硅氧化层。

进一步的，在本发明的一种实施例中，上述采用气相沉积工艺沉积成纯质的所述氧化硅薄膜，以对所述氧化硅薄膜的厚度及密度进行调节。

进一步的，在本发明的一种实施例中，上述采用湿法刻蚀工艺对所述场氧化层及氧化硅薄膜进行刻蚀之前，包括：

在所述氧化硅薄膜表面设置光刻胶层，所述光刻胶层设置刻蚀窗口。

进一步的，在本发明的一种实施例中，上述采用湿法刻蚀工艺对所述场氧化层及氧化硅薄膜进行刻蚀之后，包括：

去除光刻胶层；

采用刻蚀工艺去除氧化硅薄膜。

进一步的，在本发明的一种实施例中，上述斜面台阶结构进行离子注入掺杂、热扩散激活及PN结推进之后：

在所述场氧化层表面设置钝化膜层。

本发明实施例的有益效果是：

在场氧化层表面设置氧化硅薄膜，根据场氧化层及氧化硅薄膜之间的刻蚀速率差，使场氧化层形成斜面台阶结构，斜面台阶结构作为终端的场限环，有利于终端扩散结的边缘渐变，有利于调节PN结表面的电场，提高PN结的耐压和击穿特性。

附图说明