[发明专利]一种数字逻辑自动测试装置及方法

说明书

本发明公开了一种数字逻辑自动测试装置及方法，测试装置包括：依次连接的输入串行寄存器、输入寄存器、测试模块、输出寄存器和输出串行寄存器；输入串行寄存器用于接收通过标准JTAG接口扫入的外部数据，再并行送入输入寄存器；输入寄存器用于将接收到的外部数据输入测试模块；测试模块用于基于外部数据中的工作模式，根据外部数据和外部输入的启动信号进行测试，测试完成后，将测试结果保存在输出寄存器；输出寄存器用于将测试结果并行输入输出串行寄存器；输出串行寄存器用于将接收到的测试结果通过标准JTAG接口扫出。本发明所提供的装置及方法，可以有针对性的测试出待测逻辑的功能和性能，准确测出最高工作频率。

技术领域

本发明涉及芯片测试技术领域，具体涉及一种数字逻辑自动测试装置及方法。

背景技术

在芯片完成设计，流片返回后，一般需要对芯片进行测试，用以验证芯片上的功能是否正确，以及性能是否达到要求。但是，现有的测试装置往往只能验证芯片整体的功能和性能，并不能对芯片内部的单个部分的逻辑的最高工作频率进行准确测试，从而导致测试结果片面、不准确，进而导致对芯片的功能和性能上的评估也会不准确。

而且，目前集成电路测试，包括手工测试和自动化测试两种。自动化测试速度快、程度高、测试全面，所以在大批量产品测试时获得普遍的应用，但其成本高、测试过程复杂、调试周期长。而手工测试，一般在定制的测试板上实现，通过测试人员观测灯亮、声音或仪器读表完成，手工测试适用于小批量的、简单的、非全面的快速测试。

发明内容

针对现有技术中存在的缺陷，本发明的目的在于提供一种数字逻辑自动测试装置及方法，可以有针对性的测试出待测逻辑的功能和性能，准确测出最高工作频率。

为实现上述目的，本发明采用的技术方案如下：

一种数字逻辑自动测试装置，所述测试装置包括：依次连接的输入串行寄存器、输入寄存器、测试模块、输出寄存器和输出串行寄存器；

所述输入串行寄存器用于接收通过标准JTAG接口扫入的外部数据，再并行送入所述输入寄存器；

所述输入寄存器用于将接收到的所述外部数据输入所述测试模块；

所述测试模块用于基于所述外部数据中的工作模式，根据所述外部数据和外部输入的启动信号进行测试，测试完成后，将测试结果保存在所述输出寄存器，所述工作模式包括：单步测试模式、向量加载模式和自测试模式；

所述输出寄存器用于将所述测试结果并行输入所述输出串行寄存器；

所述输出串行寄存器用于将接收到的所述测试结果通过所述标准JTAG接口扫出。

进一步，如上所述的一种数字逻辑自动测试装置，所述输入寄存器包括：控制DFF和数据DFF，所述输出寄存器包括：输出DFF；

所述控制DFF用于将所述外部数据中的控制信息输入所述测试模块；

所述数据DFF用于将所述外部数据中的数据信息输入所述测试模块；

所述输出DFF用于将所述测试模块的测试结果输出至所述输出串行寄存器。

进一步，如上所述的一种数字逻辑自动测试装置，所述测试模块具体用于根据所述控制DFF输入的控制信息确定对应的工作模块，根据所述工作模式、所述数据DFF输入的数据信息以及外部输入的启动信号进行测试，测试完成后，将测试结果保存所述输出DFF；

所述启动信号用于判断所述控制信息和所述数据信息是否有效，当所述控制信息和所述数据信息均有效时所述测试模块开启对应的工作模式。

进一步，如上所述的一种数字逻辑自动测试装置，所述测试模块包括：测试控制器，以及与所述测试控制器连接的输入向量存储器、结果向量存储器和待测电路；