[发明专利]一种避免周跳的快速锁定锁相环电路

权利要求书

1.一种避免周跳的快速锁定锁相环电路，其特征在于：所述快速锁定锁相环电路包括：鉴频鉴相器、电荷泵、中间级电路、环路滤波器、压控振荡器、分频器；所述鉴频鉴相器的输出OP端连接电荷泵的输入IP端，所述鉴频鉴相器的输出ON端连接电荷泵的输入IN端；所述电荷泵的输出端连接中间级电路的输入IN端，中间级电路的输出端连接环路滤波器的输入端，所述环路滤波器的输出端连接压控振荡器的输入端，所述压控振荡器的输出端连接分频器的输入端，所述分频器的输出端与鉴频鉴相器的输入IN端连接，形成反馈通路；

所述中间级电路中包括：电源、第一分压电阻R1、第二分压电阻R2、反相器、第一传输门T1、第二传输门T2、计数器Counter、NMOS开关M1；所述第二传输门T2的一端与电荷泵的输出端连接；所述中间级电路的一个端口与反相器连接，所述反相器与计数器Counter的一个输入端连接，所述计数器Counter的输出端与NMOS开关M1的栅极G端连接，所述NMOS开关M1的源极S端接地；所述中间级电路的另一个端口与计数器Counter的另一个输入端连接；所述电源与第一分压电阻R1连接，第一分压电阻R1和第二分压电阻R2串联，第二分压电阻R2接地；所述第一分压电阻R1、第二分压电阻R2的输出端与所述第一传输门T1的一端连接；所述第一传输门T1的另一端、NMOS开关M1的漏极D端、第二传输门T2的另一端与所述环路滤波器的输入端连接。

2.如权利要求1所述避免周跳的快速锁定锁相环电路，其特征在于，OPEN_LOOP控制信号由所述中间级电路的一个端口输入，经反相器后得到OPEN_LOOP_N信号；所述OPEN_LOOP控制信号、OPEN_LOOP_N信号共同控制着第一传输门T1和第二传输门T2的开关，以及计数器Counter；当控制信号OPEN_LOOP为高电平时，所述第一传输门T1关闭，第二传输门T2打开时，此时所述反馈通路处于正常锁定状态，所述电荷泵与环路滤波器经过第二传输门T2直接相连，所述环路滤波器输出电压信号Vc，即为压控振荡器的控制电压；而当OPEN_LOOP为低电平时，第一传输门T1打开，第二传输门T2关闭，此时环路处于自动频率校准以及避免周跳状态，电源将电压信号VDD传输给第一分压电阻R1和第二分压电阻R2，所述第一分压电阻R1和第二分压电阻R2输出VDD/2的电压信号，同时计数器Counter的输出信号PLUSE为低电平，即NMOS开关M1的栅极G电压为低电平，处于关断状态，所述第一分压电阻R1和第二分压电阻R2通过第一传输门T1对所述环路滤波器连接，所述环路滤波器输出电压信号Vc＝VDD/2，即为压控振荡器的控制电压；当控制信号OPEN_LOOP由低电平跳变为高电平时，计数器Counter开始工作，同时，参考时钟信号CLK_REF通过中间级电路的另一个端口输入到计数器Counter作为其时钟信号，此时计数器Counter计数时，计数器Counter输出信号PLUSE为高电平，NMOS开关M1打开，此时所述NMOS开关M1的漏端D与环路滤波器连接，所述环路滤波器的输入电压信号LPF_IN为0，即压控振荡器的控制电压Vc＝0；当计数器Counter完成计数后，其输出信号PLUSE重新变为低电平，NMOS开关M1关断，此时第一传输门T1关闭，第二传输门T2打开，电荷泵与环路滤波器经过第二传输门T2直接相连，所述环路滤波器输出电压信号Vc，即为压控振荡器的控制电压。