[发明专利]一种半导体器件及其制备方法

说明书

本发明公开了一种半导体器件及其制备方法，半导体器件依次包括衬底；多层半导体层和P型外延层，还包括位于P型外延层远离多层半导体层一侧的阳极以及位于多层半导体层远离衬底一侧的阴极，阳极在衬底上的垂直投影与P型外延层在衬底上的垂直投影至少部分交叠。采用上述技术方案，通过在半导体器件中增设P型外延层，通过P性外延层通过抬高能带、耗尽阳极下方的二维电子气，从而降低半导体器件的器件漏电；另一方面，本发明中的半导体器件无需对多层半导体层进行刻蚀形成阳极凹槽，不存在刻蚀损伤，避免了传统阳极凹槽结构的界面态；并且P型外延层相比阳极凹槽刻蚀工艺均匀性更好，能提高器件正向开启电压的一致性。

技术领域

本发明实施例涉及微电子技术领域，尤其涉及一种半导体器件及其制备方法。

背景技术

半导体材料氮化镓由于具有禁带宽度大、电子饱和漂移速度高、击穿场强高、导热性能好等特点，已经成为目前的研究热点。在电子器件方面，氮化镓材料比硅和砷化镓更适合于制造高温、高频、高压和大功率器件，因此氮化镓基电子器件具有很好的应用前景。氮化镓肖特基二极管具有高速、低功耗的优点，因此将作为下一代的低消耗电源器件，它的研究具有十分重要的意义。

现有技术中实现高压氮化镓肖特基二极管器件的方法主要是刻蚀阳极凹槽结构，这种技术通过将阳极下方材料的二维电子气刻蚀掉以达到降低器件漏电的目的。

但这一技术中，一方面，由于阳极凹槽刻蚀工艺不可避免地带来刻蚀损伤，因此界面态导致器件漏电仍然较大，并且较差的刻蚀界面质量导致其动态特性和可靠性较差；另一方面，阳极凹槽刻蚀的不均匀性导致器件开启电压一致性较差。

发明内容

有鉴于此，本发明实施例提供一种半导体器件及其制备方法，解决现有技术因阳极凹槽造成器件漏电大、可靠性差以及开启电压一致性较差的技术问题。

第一方面，本发明实施例提供了一种半导体器件，包括：

衬底：

位于所述衬底一侧的多层半导体层；

位于所述多层半导体层远离所述衬底一侧的P型外延层；

位于所述P型外延层远离所述多层半导体层一侧的阳极以及位于所述多层半导体层远离所述衬底一侧的阴极，其中，所述阳极在所述衬底上的垂直投影与所述P型外延层在所述衬底上的垂直投影至少部分交叠。

可选的，所述半导体器件还包括位于所述多层半导体层远离所述衬底一侧，且位于所述P型外延层与所述阴极之间的钝化层；

沿第一方向，所述P型外延层的厚度h1满足20nm≤h1≤70nm；所述钝化层的厚度h2满足40nm≤h2≤90nm；其中，所述第一方向与所述衬底的垂直方向平行。

可选的，沿第二方向，所述P型外延层与所述钝化层之间的距离L1满足 L1＝0；其中，所述第二方向与所述阳极指向所述阴极的方向平行。

可选的，沿第二方向，所述P型外延层与所述钝化层之间的距离L1满足 0.4μm≤L1≤1μm；其中，所述第二方向与所述阳极指向所述阴极的方向平行；

所述阳极包括位于所述P型外延层远离所述衬底一侧的第一阳极分部以及位于所述P型外延层与所述钝化层之间的第二阳极分部，所述第二阳极分部与所述多层半导体层形成肖特基接触。

可选的，靠近所述P型外延层一侧的所述钝化层覆盖部分所述P型外延层，且沿第二方向，所述钝化层覆盖所述P型外延层的部分的延伸长度L2满足 0.4μm≤L2≤1μm；其中，所述第二方向与所述阳极指向所述阴极的方向平行。

可选的，所述半导体器件还包括位于所述钝化层远离所述衬底一侧的阳极场板，所述阳极场板与所述阳极电连接；

沿所述第一方向，所述P型外延层的厚度h1与所述钝化层的厚度h2满足5nm≤h2-h1≤60nm；