[发明专利]长延时指令处理装置、方法以及设备、可读存储介质

说明书

本发明公开了一种长延时指令处理装置、方法以及计算机可读存储介质。将长延时指令分离成用于提取长延时指令的源操作数和源操作符的第一指令和用于读取第一指令的执行结果并输出至寄存器的第二指令。通过编号单元为第一指令和第二指令生成一一对应的写编号和读编号，使第一指令的执行结果写入缓冲单元后，第二指令能从缓冲单元中读取相应的执行结果。本发明中的长延时指令处理装置和方法通过将长延时指令运算部分与结果输出部分分离，使得运算部分在执行时，结果输出的目的寄存器可以被其他指令使用，极大地提高了寄存器资源的利用率。

技术领域

本发明涉及计算机指令处理领域，尤其涉及一种长延时指令处理装置、方法以及指令处理设备和计算机可读存储介质。

背景技术

对性能的追求是计算机体系结构设计的主题之一，对于一个软件程序，我们往往希望它能够快速运行达到我们想要的效果，而这离不开底层硬件的支持。通常由编译器实现从软件到硬件运行到过渡，程序会被编译成一条条指令交给硬件执行。

由于寄存器读取速度快等各方面的优势，现有高性能计算机体系结构大多采用载入-存储寄存器体系结构，即一条指令的输入需要从寄存器载入数据，输出结果需要向寄存器存储数据。当一条指令正在运行时，其结果需要保存，所对应寄存器应为其准备好，在指令执行期间不可被其它指令使用。

指令中负责运算的指令称为ALU(Arithmetic and Logic Unit，算术逻辑单元)指令，当内部存储类型为载入-存储类型的处理器处理一条ALU指令时，必须满足3个条件：

1、源操作数，从准备好的对应寄存器中提取；

2、符号扩展立即数(相当于操作符，如“+”“-”等)将源操作数传输到对应的功能单元；

3、结果保存所对应的寄存器未被别的指令占用。

举例说明：例如一个加法算术：A+B＝C。对处理器而言，要处理这个加法算术，就意味着：

1、源操作数A、B来源对应的寄存器存放的数正是计算需要的被加数和加数；

2、操作符“+”对应加法功能单元，将AB传输到加法单元；

3、加法的和，也即是C需要有一个寄存器保存这个结果，这个寄存器应该是空闲的，没有被其他运算占用。

有一类指令被称为长延时指令，这一类指令运算执行时间很长，需要很长时间才能得到运算结果。一般来说，长延时指令的执行时间比加法指令、乘法指令等一般指令的执行时间多至少一个数量级。长延时指令至少包括以下运算指令：浮点数除法，浮点三角函数正弦sin、余弦cos、正切tan，浮点开方，浮点指数，浮点对数等运算指令。大多数的现有技术都未对长延时指令进行处理，而执行长延时指令时，需要长时间占用对应保存结果的寄存器，寄存器在占用期间无法被其他指令使用，严重影响了相关指令处理设备的性能，同时也造成了很大的寄存器资源浪费。

发明内容

本发明的目的之一在于提供一种长延时指令处理装置，以解决长延时指令运行期间，对应寄存器被该指令长时间占用而造成的指令处理设备性能低、寄存器资源浪费等问题。

为实现上述目的，根据本发明的第一方面，提供了一种长延时指令处理装置。该装置包括译码单元、运算单元以及寄存器堆，还包括编号单元和缓冲单元，其中：

编号单元与译码单元连接，用于接收并识别译码单元输出的指令，该指令包括第一指令和第二指令；编号单元还用于为第一指令生成写编号，为第二指令生成读编号；第一指令用于提取长延时指令的源操作数与源操作符，以供运算单元执行运算操作。

缓冲单元与运算单元以及寄存器堆连接；缓冲单元用于接收第一指令的执行结果和写编号，缓冲单元还用于接收第二指令和读编号，该第二指令用于读取该执行结果，并将该执行结果输出至寄存器堆。