[发明专利]一种双施密特结构的波形变换电路

权利要求书

1.一种双施密特结构的波形变换电路，其特征在于，包括：

依次相连的低通滤波电路、电压比较电路、模拟开关电路和施密特触发电路组；

所述低通滤波电路用于去除同步电压输入信号中的高频干扰，同时具备阈值监控能力；

所述电压比较电路用于形成第一级方波信号；

所述模拟开关电路生成与第一级方波信号同频率的方波，提高方波信号抖直性；

所述施密特触发电路组对幅值失真的不规则方波进行修正。

2.如权利要求1所述的双施密特结构的波形变换电路，其特征在于，所述低通滤波电路包括上拉电阻R1、分压电阻R2和R3、PMOS管MP1和NMOS管MN1、MN2；其中，

所述上拉电阻R1一端连接电源VDD，另一端与PMOS管MP1的栅极和NMOS管MN2的源极连接；PMOS管MP1管的漏极、源极和衬底均与电源相连；

所述分压电阻R2一端连接电源，另一端通过分压电阻R3连接到地，并与NMOS管MN1的栅极和NMOS管MN2的栅极连接；

NMOS管MN1的漏极、源极和衬底均接地，NMOS管MN2的漏极和衬底均与接地。

3.如权利要求1所述的双施密特结构的波形变换电路，其特征在于，所述电压比较电路包括反相器INV1和INV2、与门AND1和AND2、或非门NOR1；其中，

输入端VO通过反相器INV1与 与门AND1的一个输入端连接，参考电压VREF与 与门AND1的另一个输入端连接；

参考电压VREF通过反相器INV2与 与门AND2的一个输入端连接，输入端VO与 与门AND2的另一个输入端连接；

与门AND1和与门AND2的输出端与 或非门NOR1的输入端连接，或非门NOR1输出与输出端VF连接。

4.如权利要求1所述的双施密特结构的波形变换电路，其特征在于，所述模拟开关电路包括反相器INV3和INV4、PMOS管MP2和MP3、NMOS管MN3和MN4；其中，

输入端VA与PMOS管MP2的源极、NMOS管MN3的源极连接；

输入端VF通过与非门INV3、与非门INV4与NMOS管MN3的栅极、PMOS管MP3的栅极连接；

输入端VB与PMOS管MP3的源极、NMOS管MN4的源极连接；

与非门INV3输出端与PMOS管MP2的栅极、NMOS管MN4的栅极连接；

PMOS管MP2的漏极、NMOS管MN3的漏极、PMOS管MP3的漏极和NMOS管MN4的漏极均与输出端VQ连接。

5.如权利要求4所述的双施密特结构的波形变换电路，其特征在于，所述PMOS管MP2的衬底和PMOS管MP3的衬底均接电压VCC；所述NMOS管MN3的衬底和所述NMOS管MN4的衬底均接地。

6.如权利要求1所述的双施密特结构的波形变换电路，其特征在于，所述施密特触发电路组包括若干个结构相同且有不同触发条件的施密特触发器；

所述施密特触发器包括NMOS管MN5、MN6、MN7、MN8和MN9，以及PMOS管MP4、MP5、MP6和MP7；其中，

输入端VQ与PMOS管MP4、MP5以及NMOS管MN5、MN6的栅极连接；PMOS管MP4的漏极与PMOS管MP5的源极连接；NMOS管MN5的源极与NMOS管MN6的漏极连接；

PMOS管MP5的漏极与NMOS管MN5的漏极、NMOS管MN7的栅极、NMOS管MN8的栅极、NMOS管MN9的栅极、PMOS管MP6的栅极、PMOS管MP7的栅极连接；

输出端VOUT与PMOS管MP7的漏极、PMOS管MN9的漏极连接；

PMOS管MP4、MP7的源极和衬底、PMOS管MP5的衬底、PMOS管MP6的源极、漏极和衬底均接电源VDD；

NMOS管MN5的衬底、NMOS管MN6、MN9的源极和衬底、NMOS管MN7、MN8的源极、漏极和衬底均接地。

7.如权利要求6所述的双施密特结构的波形变换电路，其特征在于，所述施密特触发电路组中施密特触发器的数量为2个。