[发明专利]提高超声设备接口传输利用率的方法及系统

说明书

本发明提供一种提高超声设备接口传输利用率的方法及配置系统，所述方法包括：S1、将自AFE芯片接收的每一路数据依次写入对应的第一FIFO寄存器中；S2、将第一FIFO寄存器中存储的数据按照从低位至高位的顺序写入对应的第二FIFO寄存器；S3、按照数据写入每一第二FIFO寄存器的顺序，分别将与每一第二FIFO寄存器位宽相同的数据依次拼接成若干个32*M位的数据，并按照其拼接顺序分别自同一序号开始顺序编号；S4、按照通路顺序排序的次序将编号相同的32*M位的数据自低位至高位排列为数据组；按照组号自低至高的顺序将数据组自低位至高位顺序排列形成数据序列；自数据序列的低位至高位依次拼接为位宽为W3的数据顺序输出。本发明有效地提了高PCIE传输带宽的利用率。

技术领域

本发明属于医疗超声技术领域，主要涉及一种提高超声设备接口传输利用率的方法及系统。

背景技术

超声诊断设备至少由上位机和超声探测装置连接组成；超声探测装置一般采用FPGA(Field－Programmable Gate Array，中文释义：现场可编程门阵列)内部的高速传输接口PCIE(peripheral component interconnect express，一种高速串行计算机扩展总线标准)与上位机进行连接、交互；上位机通过接口向超声探测装置传送控制信号，同时超声探测装置将接收到的数据通过接口传输给上位机，随着传输的数据量越来越大，对传输接口要求的速率也就越来越高。

以PCIE3.0为例，FPGA内部的PCIE模块开放的接口选择X16总线，那么数据是512bit位宽，250Mhz的时钟速率；FPGA接收前端AFE芯片发送的数据，并将接收的数据通过PCIE传输给上位机，以AFE芯片提供64路数据为例，每路数据12bit位宽，50Mhz时钟速率。

AFE芯片产生64路位宽为12bit的数据，FPGA将接收的每一路需要的数据个数，存入对应的12位宽的FIFO中；在存数据的同时，将FIFO中的数据依次读出；现有技术中，对64路数据在FPGA内部进行算法处理使得每一路得到16个20bit的数据，进一步的，将20bit的数据以最高位扩展成32bit，再将16个32bit的数据拼在一起得到了一个512数据，最后通过PCEI传输给上位机。

现有技术中，在FPGA内部进行算法处理时，消耗了大量的FPGA内部资源，另外，算法在FPGA内部实现，精度不高，也不灵活；进一步的，将20bit扩展成32bit，浪费了12bit，也就是在进行PCIE传输时，浪费了传输带宽。

发明内容

为解决上述技术问题，本发明的目的在于提供一种提高超声设备接口传输利用率的方法及系统。

为了实现上述发明目的之一，本发明一实施方式提供一种提高超声设备接口传输利用率的方法，所述方法包括：S1、将自AFE芯片接收的每一路数据依次写入每一通路对应的第一FIFO寄存器中，所述通路的数量N≥16，每一通路的位宽W相同，且0bit≤W≤16bit，所有通路对应的第一FIFO寄存器的位宽W1相同，且W1＝W；

S2、顺序读取每一第一FIFO寄存器中存储的数据，并将其按照从低位至高位的顺序写入当前通路对应的第二FIFO寄存器，所有通路对应的第二FIFO寄存器的位宽W2相同，W2的取值为32*M，M为正整数，且32*M≤W3，W3为PCIE开放接口的位宽；

S3、按照数据写入每一第二FIFO寄存器的顺序，分别将与每一第二FIFO寄存器位宽相同的数据依次拼接成若干个32*M位的数据，并按照其拼接顺序分别自同一序号开始顺序编号；

S4、按照通路顺序排序的次序将编号相同的32*M位的数据自低位至高位排列为数据组，其中，32*M位的数据的编号越低，其形成的数据组号越低；

按照组号自低至高的顺序将数据组自低位至高位顺序排列形成数据序列；

自数据序列的低位至高位依次拼接为位宽为W3的数据顺序输出。