[发明专利]阵列基板及其制备方法

说明书

本发明提供一种阵列基板及其制备方法，所述阵列基板包括基板、栅极、栅极绝缘层、有源层、结晶层、氧化层、源漏极金属层以及钝化层。通过在制备所述结晶层之后，并不移出所述掩膜板，所述掩膜板用以保护所述结晶层的上表面不发生氧化反应，接着在所述结晶层以及所述有源层的侧壁形成一氧化层，所述氧化层用以阻挡所述源漏极金属层与所述有源层接触，所述源漏极金属层只与所述结晶层接触，从而减小漏电电流的路径，达到减小漏电电流的目的。

技术领域

本发明涉及显示领域，尤其是涉及一种阵列基板及其制备方法。

背景技术

低温多晶硅技术(Low Temperature Poly-silicon，LTPS)由于电子迁移率高，亚阈值摆幅好，开关态电流比大，耗电低，同时可以制作高的像素密度，且可以应用在柔性有机发光二极管(Organic Light-Emitting Diode,OLED)O基板上等特点，近几年引起了广泛的关注。但是传统的LTPS制作采用准分子镭射退火结晶(ELA)来结晶，机台昂贵，制作成本高，而且在ELA结晶时由于均一性不好，容易产生亮度不均，无法制作大尺寸显示面板；固相结晶(solid phase crystallization，SPC)由于成本低且结晶均一性好，且在结晶前植入一定剂量的硼离子可以大幅度降低结晶需要的温度和时间，这种新型的SPC结晶又开始引起业界的关注。

如图1所示，现有技术的底部栅极结构中，源漏极金属层11和下部的半导体层12多晶硅接触，会增大漏电流的路径，使漏电电流增大，影响TFT的特性。

因此，急需提供一种新的阵列基板及其制备方法，用以提高避免源漏极金属层与有源层接触，进而减小漏电电流。

发明内容

本发明的目的在于，提供一种阵列基板及其制备方法，通过在所述结晶层以及所述有源层的侧壁形成一氧化层，所述氧化层用以阻挡所述源漏极金属层与所述有源层接触，从而减小漏电电流的路径，达到减小漏电电流的目的。

为了可以达到上述目的，本发明提供一种阵列基板，包括：基板；栅极，设于所述基板上；栅极绝缘层，设于所述栅极以及所述基板上；有源层，设于所述栅极绝缘层远离所述栅极的一侧；结晶层，设于所述有源层远离所述栅极绝缘层的一侧；氧化层，设于所述有源层以及所述结晶层的两侧；源漏极金属层，设于所述栅极以及所述结晶层上，且所述源漏极金属层覆盖所述氧化层，所述源漏极金属层具有一通孔，所述通孔贯穿所述源漏极金属层、所述结晶层以及部分所述有源层；钝化层，设于所述源漏极金属层与所述栅极上并设于所述通孔中。

进一步地，所述氧化层的材料包括氧化硅。

进一步地，所述结晶层的材料包括多晶硅以及硼；所述有源层的材料包括多晶硅。

进一步地，所述源漏极金属层包括：第一金属层；第二金属层，设于所述第一金属层上；第三金属层，设于所述第二金属层远离所述第一金属层的一侧。

进一步地，所述通孔在所述有源层以及所述结晶层处形成一沟道。

进一步地，所述钝化层的材料包括氧化硅。

进一步地，所述第一金属层与所述第三金属层的材料包括钼；所述第二金属层的材料包括铝以及铜。

进一步地，所述源漏极金属层具有源极走线以及漏级走线，所述源极走线以及所述漏级走线连接所述结晶层。