[发明专利]阵列基板及其制备方法在审
申请号: | 201910743565.1 | 申请日: | 2019-08-13 |
公开(公告)号: | CN110581177A | 公开(公告)日: | 2019-12-17 |
发明(设计)人: | 范成俊 | 申请(专利权)人: | 武汉华星光电半导体显示技术有限公司 |
主分类号: | H01L29/786 | 分类号: | H01L29/786;H01L29/06;H01L27/12;H01L21/84;H01L21/336 |
代理公司: | 44300 深圳翼盛智成知识产权事务所(普通合伙) | 代理人: | 黄威 |
地址: | 430079 湖北省武汉市东湖新技术*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 结晶层 源漏极金属层 氧化层 源层 漏电电流 阵列基板 掩膜板 减小 制备 栅极绝缘层 氧化反应 钝化层 上表面 侧壁 基板 移出 阻挡 | ||
1.一种阵列基板,其特征在于,包括:
基板;
栅极,设于所述基板上;
栅极绝缘层,设于所述栅极以及所述基板上;
有源层,设于所述栅极绝缘层远离所述栅极的一侧;
结晶层,设于所述有源层远离所述栅极绝缘层的一侧;
氧化层,设于所述有源层以及所述结晶层的两侧;
源漏极金属层,设于所述栅极以及所述结晶层上,且所述源漏极金属层覆盖所述氧化层,所述源漏极金属层具有一通孔,所述通孔贯穿所述源漏极金属层、所述结晶层以及部分所述有源层;
钝化层,设于所述源漏极金属层与所述栅极上并设于所述通孔中。
2.根据权利要求1所述的阵列基板,其特征在于,
所述氧化层的材料包括氧化硅。
3.根据权利要求1所述的阵列基板,其特征在于,
所述结晶层的材料包括多晶硅以及硼;
所述有源层的材料包括多晶硅。
4.根据权利要求1所述的阵列基板,其特征在于,
所述源漏极金属层由三层金属叠层构成,具体包括:
第一金属层;
第二金属层,设于所述第一金属层上;
第三金属层,设于所述第二金属层远离所述第一金属层的一侧。
5.根据权利要求1所述的阵列基板,其特征在于,
所述通孔在所述有源层以及所述结晶层处形成一沟道。
6.根据权利要求1所述的阵列基板,其特征在于,
所述钝化层的材料包括氧化硅。
7.根据权利要求4所述的阵列基板,其特征在于,
所述第一金属层与所述第三金属层的材料包括钼;
所述第二金属层的材料包括铝以及铜。
8.根据权利要求1所述的阵列基板,其特征在于,
所述源漏极金属层具有源极走线以及漏级走线,所述源极走线以及所述漏级走线连接所述结晶层。
9.一种阵列基板的制备方法,其特征在于,包括如下步骤:
提供一基板;
沉积一栅极于所述基板上;
沉积一栅极绝缘层于所述基板以及所述栅极上;
沉积一非晶硅材料于所述栅极上,所述非晶硅材料形成具有多晶硅的有源层,并在所述非晶硅材料表面植入硼,快速加热所述非晶硅材料并结晶形成一结晶层;
在所述结晶层上设置掩膜板,通过曝光显影形成相应的图案;
对所述有源层以及所述结晶层的侧壁进行等离子处理形成一氧化层;
移出所述掩膜板,沉积一源漏极金属层于所述栅极以及所述结晶层上;
图案化所述源漏极金属层形成一源极走线以及一漏级走线,所述源极走线以及所述漏级走线之间具有一间隙;
在所述间隙处对所述结晶层进行蚀刻形成一沟道;
沉积一钝化层于所述栅极绝缘层以及所述源漏极金属层上且填充于所述沟道中。
10.根据权利要求9所述的阵列基板的制备方法,其特征在于,在所述的快速加热所述非晶硅材料并结晶形成一结晶层的步骤中,所述加热温度为600~650℃,所述加热时间为10~20min。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉华星光电半导体显示技术有限公司,未经武汉华星光电半导体显示技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910743565.1/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类