[发明专利]半导体器件及其制造方法

说明书

提供了一种半导体器件及其制造方法，该半导体器件包括：第一半导体层，具有第一区域和第二区域；多个第一沟道层，在第一半导体层的第一区域上沿垂直方向彼此隔开；第一栅电极，围绕所述多个第一沟道层；多个第二沟道层，在第一半导体层的第二区域上沿垂直方向彼此隔开；以及第二栅电极，围绕所述多个第二沟道层，其中，所述多个第一沟道层中的每个具有第一晶向，并且所述多个第二沟道层中的每个具有不同于第一晶向的第二晶向，其中，所述多个第一沟道层中的每个的厚度不同于所述多个第二沟道层中的每个的厚度。

于2019年1月3日在韩国知识产权局提交的题为“具有多个沟道层的半导体器件及其制造方法(Semiconductor Device Having a Plurality of Channel Layers andMethod of Manufacturing the Same)”的第10-2019-0000559号韩国专利申请通过引用全部包含于此。

技术领域

与示例实施例相符的器件和方法涉及一种具有多个沟道层的半导体器件和一种制造该半导体器件的方法。

背景技术

随着对半导体器件的高集成和小型化的要求，半导体器件的晶体管的尺寸也正在被小型化。为了防止由于晶体管的尺寸小型化引起短沟道效应，已经提出了具有多沟道的晶体管。此外，存在这样一个问题，即，通过优化沟道中载流子的迁移率来改善半导体器件的性能的方法。

发明内容

根据示例实施例，提供了一种半导体器件，该半导体器件包括：第一半导体层，包括第一区域和第二区域；多个第一沟道层，被设置为在第一半导体层的第一区域上沿垂直方向彼此隔开；第一栅电极，被构造为围绕所述多个第一沟道层；多个第二沟道层，被设置为在第一半导体层的第二区域上沿垂直方向彼此隔开；以及第二栅电极，被构造为围绕所述多个第二沟道层。所述多个第一沟道层可以具有第一晶向，所述多个第二沟道层可以具有不同于第一晶向的第二晶向。所述多个第一沟道层中的每个的厚度可以不同于所述多个第二沟道层中的每个的厚度。

根据示例实施例，提供了一种半导体器件，该半导体器件包括：第一半导体层，包括n型金属氧化物半导体(NMOS)区域和p型金属氧化物半导体(PMOS)区域；掩埋绝缘层，设置第一半导体层的NMOS区域中；第二半导体层，设置在掩埋绝缘层上；基体层，设置在第一半导体层的PMOS区域中；多个第一沟道层，包括硅，并且设置为在第二半导体层上沿垂直方向彼此隔开；第一栅电极，被构造为围绕所述多个第一沟道层；多个第二沟道层，包括硅，并且设置为在基体层上沿垂直方向彼此隔开；以及第二栅电极，被构造为围绕所述多个第二沟道层。所述多个第一沟道层可以具有第一晶向，所述多个第二沟道层可以具有不同于第一晶向的第二晶向，所述多个第二沟道层中的每个的厚度可以小于所述多个第一沟道层中的每个的厚度。

根据示例实施例，提供了一种制造半导体器件的方法，该方法包括：提供具有第一区域和第二区域的第一半导体层、设置在第一半导体层上的掩埋绝缘层和设置在掩埋绝缘层上的第二半导体层；在第二半导体层上形成第一堆叠件，在第一堆叠件中，多个第一牺牲层和多个第一沟道层交替地堆叠；使用掩模图案去除掩埋绝缘层、第二半导体层和第一堆叠件的在第二区域上的部分以暴露第一半导体层；在暴露的第二区域上形成基体层和在基体层上形成其中交替地堆叠有多个第二牺牲层和多个第二沟道层的第二堆叠件；以及将第一堆叠件和第二堆叠件图案化为鳍形状。第一沟道层可以具有第一晶向，第二沟道层可以具有不同于第一晶向的第二晶向。

附图说明

通过参照附图详细描述示例性实施例，特征对于本领域技术人员将变得明显，在附图中：

图1示出了根据示例实施例的半导体器件的透视图；

图2示出了沿图1中的半导体器件的线A-A'和B-B'的垂直剖视图；

图3示出了沿图1中的半导体器件的线C-C'和D-D'截取的垂直剖视图；