[发明专利]非易失性存储器

说明书

本公开提供了非易失性存储器。一种非易失性存储器包括垂直堆叠在第二半导体层上并包括第一存储器组、第二存储器组、第三存储器组和第四存储器组的第一半导体层。第二半导体层包括分别在第一存储器组、第二存储器组、第三存储器组和第四存储器组下面的第一区域、第二区域、第三区域和第四区域。第一区域包括通过特定字线连接到第二存储器组、第三存储器组和第四存储器组中的一个存储器组的存储器单元的一个驱动电路以及通过第一位线连接到第一存储器组的存储器单元的另一个驱动电路，其中特定字线和第一位线在相同的水平方向上延伸。

技术领域

本发明构思涉及存储装置，更具体地，涉及具有外围上单元(COP)结构或单元上外围(POC)结构的存储装置。

背景技术

当代电子设备受到许多竞争需求的影响。物理尺寸、数据存储容量、数据处理速度和用户友好性是这些需求的现成例子。当代存储装置必须支持功能多样性并提供高数据存储容量，同时保持适当的尺寸以便结合在电子设备内。特别地，由存储装置的整体占用面积(footprint)所占的面积已经成为重要的设计考虑因素。对减小占用面积的需求推动了存储器单元集成，这反过来又推动了组成存储装置部件的布局和布线的复杂性。因此，寻求包括非易失性存储装置的存储装置，其以相对简单的布局和布线设计提供高集成密度。

发明内容

本发明构思提供了一种外围上单元(COP)结构或单元上外围(POC)结构的非易失性存储装置，其能够减小外围电路区域的尺寸和/或提供相对简单的布线要求。

根据本发明构思的一个方面，提供一种非易失性存储器，该非易失性存储器包括：第一半导体层，垂直堆叠在第二半导体层上并包括第一存储器组、第二存储器组、第三存储器组和第四存储器组，其中第二半导体层包括分别在第一存储器组、第二存储器组、第三存储器组和第四存储器组下面的第一区域、第二区域、第三区域和第四区域，第一区域包括通过特定字线连接到第二存储器组、第三存储器组和第四存储器组中的一个存储器组的存储器单元的一个驱动电路以及通过第一位线连接到第一存储器组的存储器单元的另一个驱动电路，其中特定字线和第一位线在相同的水平方向上延伸。

根据本发明构思的另一方面，提供一种非易失性存储器，该非易失性存储器包括：第一半导体层，垂直堆叠在第二半导体层上并包括第一存储器组、第二存储器组、第三存储器组和第四存储器组，其中第二半导体层包括分别在第一存储器组、第二存储器组、第三存储器组和第四存储器组下面的第一区域、第二区域、第三区域和第四区域，并且第一区域包括连接到第一存储器组的一个驱动电路以及连接到第二存储器组、第三存储器组和第四存储器组中的一个和第一存储器组两者的另一个驱动电路，其中第一存储器组和第三存储器组中的每个包括在第一水平方向上延伸的字线和在第二水平方向上延伸的位线，并且第二存储器组和第四存储器组中的每个包括在第二水平方向上延伸的字线和在第一水平方向上延伸的位线。

根据本发明构思的另一方面，提供一种非易失性存储器，该非易失性存储器包括：第一半导体层，垂直堆叠在第二半导体层上并包括第一存储器组和第二存储器组，其中第二半导体层包括在第一存储器组下面的第一区域、在第二存储器组下面的第二区域、以及外围区域，第一存储器组包括在第一水平方向上延伸的字线和在第二水平方向上延伸的位线，第二存储器组包括在第二水平方向上延伸的字线和在第一水平方向上延伸的位线，第一区域包括连接到第一存储器组的第一驱动电路，第二区域包括连接到第二存储器组的第二驱动电路和连接到第一存储器组的第三驱动电路，并且外围区域包括连接到第二存储器组的第四驱动电路。