[发明专利]非易失性存储器

权利要求书

1.一种非易失性存储器，包括：

第一半导体层，垂直堆叠在第二半导体层上并包括第一存储器组、第二存储器组、第三存储器组和第四存储器组，

其中所述第二半导体层包括分别在所述第一存储器组、所述第二存储器组、所述第三存储器组和所述第四存储器组下面的第一区域、第二区域、第三区域和第四区域，并且

所述第一区域包括通过特定字线连接到所述第二存储器组、所述第三存储器组和所述第四存储器组中的一个存储器组的存储器单元的一个驱动电路以及通过第一位线连接到所述第一存储器组的存储器单元的另一个驱动电路，其中所述特定字线和所述第一位线在相同的水平方向上延伸。

2.如权利要求1所述的非易失性存储器，其中所述第一存储器组和所述第三存储器组中的每个包括在第一水平方向上延伸的字线和在第二水平方向上延伸的位线，并且

所述第二存储器组和所述第四存储器组中的每个包括在所述第二水平方向上延伸的字线和在所述第一水平方向上延伸的位线。

3.如权利要求2所述的非易失性存储器，其中所述一个驱动电路是连接到所述第二存储器组、所述第三存储器组和所述第四存储器组中的所述一个存储器组的所述特定字线的第一行解码器，并且所述另一个驱动电路是连接到所述第一存储器组的所述第一位线的第一页缓冲器。

4.如权利要求3所述的非易失性存储器，其中所述第一行解码器设置在所述第一区域中，在所述第二区域、所述第三区域和所述第四区域中的一个区域与所述第一页缓冲器之间，所述第二区域、所述第三区域和所述第四区域中的所述一个区域在所述第二存储器组、所述第三存储器组和所述第四存储器组中的所述一个存储器组下面。

5.如权利要求4所述的非易失性存储器，其中所述第一行解码器沿着所述第二区域、所述第三区域和所述第四区域中的所述一个区域与所述第一区域之间的边界的整个长度延伸，并且所述第一页缓冲器占据所述第一区域的一半以上。

6.如权利要求3所述的非易失性存储器，其中所述第一存储器组和所述第二存储器组在所述第一水平方向上相邻，所述第三存储器组和所述第四存储器组在所述第一水平方向上相邻，所述第一存储器组和所述第四存储器组在所述第二水平方向上相邻，所述第二存储器组和所述第三存储器组在所述第二水平方向上相邻。

7.如权利要求6所述的非易失性存储器，其中所述第一行解码器连接到所述第四存储器组的包括所述特定字线的字线，并且所述第一页缓冲器连接到所述第一存储器组的包括所述第一位线的位线，

所述第二区域包括连接到所述第一存储器组的字线的第二行解码器和连接到所述第二存储器组的位线的第二页缓冲器，

所述第三区域包括连接到所述第二存储器组的字线的第三行解码器和连接到所述第三存储器组的位线的第三页缓冲器，并且

所述第四区域包括连接到所述第三存储器组的字线的第四行解码器和连接到所述第四存储器组的位线的第四页缓冲器。

8.如权利要求7所述的非易失性存储器，其中所述第一行解码器设置在所述第一区域中且在所述第一页缓冲器和所述第四区域之间，所述第二行解码器设置在所述第二区域中且在所述第二页缓冲器和所述第一区域之间，所述第三行解码器设置在所述第三区域中且在所述第三页缓冲器和所述第二区域之间，所述第四行解码器设置在所述第四区域中且在所述第四页缓冲器和所述第三区域之间。

9.如权利要求8所述的非易失性存储器，其中所述第一行解码器沿着所述第一区域和所述第四区域之间的边界的整个长度延伸，并且所述第一页缓冲器占据所述第一区域的一半以上，

所述第二行解码器沿着所述第二区域和所述第一区域之间的边界的整个长度延伸，并且所述第二页缓冲器占据所述第二区域的一半以上，

所述第三行解码器沿着所述第三区域和所述第二区域之间的边界的整个长度延伸，并且所述第三页缓冲器占据所述第三区域的一半以上，并且

所述第四行解码器沿着所述第四区域和所述第三区域之间的边界的整个长度延伸，并且所述第四页缓冲器占据所述第四区域的一半以上。