[发明专利]一种DRAM的低功耗模式的实现方法及终端

说明书

本发明公开一种DRAM的低功耗模式的实现方法及终端，确定对所述DRAM进行数据访问的应用类型；根据所述应用类型配置对应的低功耗模式的控制策略；能够根据不同应用类型的不同访问类型配置对应的低功耗模式的控制策略，针对不同应用类型的数据访问特点配置相适配的低功耗模式的控制策略，使得针对不同应用类型的数据访问，DRAM都有对应的更优的功耗效果和性能效果，从而实现整体更好的功耗和性能效果。

技术领域

本发明涉及功耗控制领域，尤其涉及一种DRAM的低功耗模式的实现方法及终端。

背景技术

在可移动设备以及嵌入式系统领域，由于电池容量有限，系统运行时需要在保证系统性能的情况下尽量优化各个模块的功耗。而动态随机访问存储器(DRAM)是系统的重要组成部分，对其的功耗控制一直是业内的研究热点。为了使DRAM有更低的功耗，可以通过各种方式来实现，其中，JEDEC(固态技术协会)标准对运行模式定义了不同级别的低功耗模式。JEDEC定义的典型的低功耗模式有自刷新模式(self refresh mode)和断电模式(powerdown mode)，这两种低功耗模式有不同的特性并需要不同的进入和退出时间，如某一颗DRAM芯片的手册显示当芯片处于无数据访问状态(idle)时的功耗为70mA，自刷新模式和断电模式的功耗为1mA，断电模式和自刷新模式的进入时间为0TCK，即可以马上进入，断电模式的退出时间为7.5ns～24ns，该模式下每个刷新周期(最大为70us)都需要退出来进行刷新；自刷新模式的退出时间为1280us，该模式在有数据访问前不需要退出来做刷新，所以自刷新模式相对于断电模式有更好的功耗表现。

现有的对DRAM的功耗控制都是通过SoC上的DRAM控制器进行配置实现，而通常系统中是使用统一配置来控制DRAM的低功耗模式，即要么使用统一配置的自刷新模式，要么使用统一配置的断电模式，这种方式并不能取得好的功耗和性能效果。

发明内容

本发明所要解决的技术问题是：提供一种DRAM的低功耗模式的实现方法及终端，能够实现更好的功耗和性能效果。

为了解决上述技术问题，本发明采用的一种技术方案为：

一种DRAM的低功耗模式的实现方法，包括步骤：

确定对所述DRAM进行数据访问的应用类型；

根据所述应用类型配置对应的低功耗模式的控制策略。

进一步的，若所述DRAM为多通道DRAM，则将不同应用类型访问的数据存储至不同的DRAM通道。

进一步的，若所述DRMA为多通道DRAM，则为不同的DRAM通道独立配置对应的低功耗模式的控制策略。

进一步的，所述低功耗模式的控制策略的配置在数据访问过程中可以进行动态调整。

进一步的，所述低功耗模式的控制策略包括对低功耗模式的类型的选择和/或对选择的低功耗模式的进入时间和/或退出时间的控制。

进一步的，若对所述DRAM的数据访问为帧数据访问，则每一帧数据访问结束，立即控制所述DRAM进入所选择的第一低功耗模式。

进一步的，还包括：

根据所述帧数据访问的帧间隔定时触发所述DRAM退出所选择的第一低功耗模式。

进一步的，所述定时触发的触发时间为：下一帧有效数据的访问时间减去所选择的第一低功耗模式退出消耗的时间。

进一步的，若对所述DRAM的数据访问为屏幕数据访问，则所述屏幕数据的每一行数据访问结束，立即控制所述DRAM进入所选择的第二低功耗模式；

所述屏幕数据的每一帧数据访问结束，立即控制所述DRAM进入所选择的第三低功耗模式。

进一步的，还包括：