[发明专利]半导体装置及其控制方法

说明书

实施方式提供一种能够降低电磁干涉噪声及开关损耗的半导体装置及其控制方法。实施方式的半导体装置具备半导体部、设置在所述半导体部的正面上的电极、和设置在所述半导体部与所述电极之间的多个沟槽型控制电极。所述半导体部包括第1导电型的第1层、第2导电型的第2层、第2导电型的第3层、第1导电型的第4层、第2导电型的第5层和第1导电型的第6层。所述第3层设置在所述第1层与所述电极之间。所述第4及第5层分别有选择地设置在所述第3层与所述电极之间。所述第4层经由所述绝缘膜面对所述控制电极中的第1控制电极，所述第5层经由所述绝缘膜面对第2控制电极。

本申请以日本专利申请2019－50063号(申请日：2019年3月18日)为基础主张优先权，这里引用其全部内容。

技术领域

本发明涉及半导体装置及其控制方法。

背景技术

电力控制用半导体装置中，存在具有在与电流交叉的方向上交替地配置n型半导体层及p型半导体层的超结构造(SJ构造)的装置。这样的半导体装置能够实现超过由半导体材料例如硅的物性导致的接通电阻的极限的低接通电阻。但是，对于SJ构造，由于pn结的面积变大，所以例如使半导体装置从接通状态向断开状态转移的过程中的电磁干涉(EMI)噪声变大。此外，在作为将2个MOSFET串联连接的电桥结构中的续流二极管的动作中，有产生由反向恢复(reverse recovery)的延迟带来的大的开关损耗的情况。

发明内容

本发明提供一种能够降低电磁干涉噪声及开关损耗的半导体装置及其控制方法。

有关技术方案的半导体装置具备：半导体部，包括第1导电型的第1半导体层和第2导电型的第2半导体层；第1电极，设置在上述半导体部的背面上；第2电极，设置在上述半导体部的正面上；以及多个控制电极，设置在上述半导体部与上述第2电极之间。上述多个控制电极包括第1控制电极及第2控制电极，配置在设于上述半导体部的上述正面侧的沟槽的内部。上述第1控制电极经由第1绝缘膜与上述半导体部电绝缘，上述第2控制电极经由第2绝缘膜与上述半导体部电绝缘。上述第2半导体层设置有多个，在上述第1半导体层中沿从上述第2电极朝向上述第1电极的方向延伸，沿着上述半导体部的上述正面与上述第1半导体层的一部分交替地配置。上述半导体部还包括设置在上述第1半导体层与上述第2电极之间的第2导电型的第3半导体层、有选择地设置在上述第3半导体层与上述第2电极之间的第1导电型的第4半导体层、和有选择地设置在上述第3半导体层与上述第2电极之间的第2导电型的第5半导体层。上述第1控制电极及上述第2控制电极配置在夹着上述第3半导体层对置的位置，分别位于上述第1半导体层与上述第2半导体层的分界。上述第1控制电极隔着上述第1绝缘膜面对上述第1半导体层、上述第3半导体层及上述第4半导体层；上述第2控制电极隔着上述第2绝缘膜面对上述第1半导体层、上述第3半导体层及上述第5半导体层。上述多个控制电极经由第3绝缘膜与上述第2电极电绝缘；上述第2电极与上述第4半导体层、上述第5半导体层电连接。

附图说明

图1是表示有关实施方式的半导体装置的示意剖面图。

图2是表示有关实施方式的半导体装置的示意俯视图。

图3是表示有关实施方式的半导体装置的结构的示意图。

图4(a)、图4(b)是表示有关实施方式的半导体装置的动作的示意剖面图。

图5(a)、图5(b)是表示有关实施方式的半导体装置的其他动作的示意剖面图。

图6是表示有关实施方式的变形例的半导体装置的示意剖面图。

具体实施方式

以下，参照附图对实施方式进行说明。对于图中的相同部分赋予相同的标号而适当省略其详细的说明，对不同的部分进行说明。另外，附图是示意性或概念性的，各部分的厚度与宽度的关系、部分间的大小的比率等并不一定与现实相同。此外，即使是表示相同部分的情况，也有根据附图而将相互的尺寸或比率不同地表示的情况。