[发明专利]半导体装置及其控制方法有效
申请号: | 201910738276.2 | 申请日: | 2019-08-12 |
公开(公告)号: | CN111725182B | 公开(公告)日: | 2023-08-22 |
发明(设计)人: | 山下浩明;小野升太郎;一条尚生;河本隆史 | 申请(专利权)人: | 株式会社东芝;东芝电子元件及存储装置株式会社 |
主分类号: | H01L23/552 | 分类号: | H01L23/552;H01L29/06;H01L29/423;H01L29/78 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 徐殿军 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 及其 控制 方法 | ||
1.一种半导体装置,
具备:
半导体部,包括第1导电型的第1半导体层和第2导电型的第2半导体层;
第1电极,设置在所述半导体部的背面上;
第2电极,设置在所述半导体部的正面上;以及
多个控制电极,设置在所述半导体部与所述第2电极之间,包括第1控制电极及第2控制电极,配置在设于所述半导体部的所述正面侧的沟槽的内部,所述第1控制电极经由第1绝缘膜与所述半导体部电绝缘,所述第2控制电极经由第2绝缘膜与所述半导体部电绝缘;
所述第2半导体层设置有多个,在所述第1半导体层中沿从所述第2电极朝向所述第1电极的方向延伸,沿着所述半导体部的所述正面与所述第1半导体层的一部分交替地配置;
所述半导体部还包括设置在所述第1半导体层与所述第2电极之间的第2导电型的第3半导体层、有选择地设置在所述第3半导体层与所述第2电极之间的第1导电型的第4半导体层、和有选择地设置在所述第3半导体层与所述第2电极之间的第2导电型的第5半导体层;
所述第1控制电极及所述第2控制电极配置在夹着所述第3半导体层而对置的位置,分别位于所述第1半导体层与所述第2半导体层的分界;
所述第1控制电极隔着所述第1绝缘膜面对所述第1半导体层、所述第3半导体层及所述第4半导体层;
所述第2控制电极隔着所述第2绝缘膜面对所述第1半导体层、所述第3半导体层及所述第5半导体层;
所述多个控制电极经由第3绝缘膜与所述第2电极电绝缘;
所述第2电极与所述第4半导体层、所述第5半导体层电连接。
2.如权利要求1所述的半导体装置,
所述半导体部还包括设置在所述第2半导体层与所述第2电极之间的第6半导体层;
所述第2电极与所述第6半导体层电连接。
3.如权利要求2所述的半导体装置,
所述第6半导体层含有比所述第1半导体层的第1导电型杂质浓度高的第1导电型杂质,含有比所述第4半导体层的第1导电型杂质浓度低的所述第1导电型杂质。
4.如权利要求1所述的半导体装置,
所述第2电极与所述第2半导体层接触。
5.如权利要求1~4中任一项所述的半导体装置,
所述第4半导体层沿着所述第1控制电极延伸,所述第5半导体层沿着所述第2控制电极延伸。
6.一种控制方法,是权利要求1~5中任一项所述的半导体装置的控制方法,
在以在所述第3半导体层与所述第1绝缘膜的界面诱发第1导电型的载流子的方式对所述第1控制电极施加了电压的状态下,以在所述第1半导体层与所述第2绝缘膜的界面诱发第2导电型的载流子的方式向所述第2控制电极施加电压;
在为了使在所述第3半导体层与所述第1绝缘膜的界面诱发出的所述第1导电型的载流子消失而使所述第1控制电极的电位变化的过程中,以使在所述第1半导体层与所述第2绝缘膜的界面诱发出的第2导电型的所述载流子消失的方式使所述第2控制电极的所述电压变化。
7.一种控制方法,是权利要求1~5中任一项所述的半导体装置的控制方法,
在以使所述第1半导体层与所述第3半导体层之间的pn结正向偏置的方式向所述第1电极与所述第2电极之间施加电压的状态下,以在所述第1半导体层与所述第2绝缘膜的界面诱发第2导电型的载流子的方式向所述第2控制电极施加电压;
以使在所述第1半导体层与所述第2绝缘膜的界面诱发出的第2导电型的所述载流子消失的方式使所述第2控制电极的所述电压变化后,以使所述第1半导体层与所述第3半导体层之间的pn结反向偏置的方式使所述第1电极与所述第2电极之间的电压变化。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝;东芝电子元件及存储装置株式会社,未经株式会社东芝;东芝电子元件及存储装置株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910738276.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:用于可动部的同轴电缆
- 下一篇:半导体封装、芯片贴装膜及其制造方法