[发明专利]时钟波高值升压电路

说明书

本发明涉及时钟波高值升压电路。时钟波高值升压电路具备：第一NMOS晶体管，漏极连接于电源端子，源极连接于第一节点，栅极连接于第一输入端子；第二NMOS晶体管，漏极连接于第一节点，源极连接于GND端子，栅极连接于第二输入端子；第三NMOS晶体管，漏极连接于电源端子，源极连接于第二节点，栅极连接于第二输入端子；电容器，被连接在第一节点与第二节点间；PMOS晶体管，源极连接于第二节点，漏极连接于输出端子，栅极连接于第二输入端子；以及第四NMOS晶体管，漏极连接于输出端子，源极连接于GND端子，栅极连接于第二输入端子，第一NMOS晶体管和第三NMOS晶体管由耗尽型NMOS晶体管构成。

技术领域

本发明涉及时钟波高值升压电路。

背景技术

图4是以往的时钟波高值升压电路的电路图。

以往的时钟波高值升压电路400具备PMOS晶体管401、404、405、407、NMOS晶体管402、406、408以及电容器403。

从输入端子41输入的时钟信号Φ-为具有电源端子1的电压Vdd至GND端子2的电压VGND的振幅的矩形波。

当时钟信号Φ-变为电压Vdd时，PMOS晶体管401截止，NMOS晶体管402导通，因此，节点N41的电压变为电压VGND。此外，PMOS晶体管405截止，NMOS晶体管406导通，节点N43变为电压VGND。因此，PMOS晶体管404导通，节点N42变为电压Vdd。此外，PMOS晶体管407截止，NMOS晶体管408导通，因此，输出端子42变为电压VGND。

接着，当时钟信号Φ-的电压变为电压VGND时，PMOS晶体管401导通，NMOS晶体管402截止，因此，节点N41变为电压Vdd。由于节点N41从电压VGND变为电压Vdd，所以，节点N42由于电容器403的电容耦合而上升为电压2Vdd。此外，PMOS晶体管405导通，NMOS晶体管406截止，节点N43变为节点N42的电压2Vdd，因此，PMOS晶体管404截止。进而，PMOS晶体管407导通，NMOS晶体管408截止，因此，输出端子42变为节点N42的电压2Vdd。

如以上叙述那样，时钟波高值升压电路400当输入的时钟信号Φ-的波高值交替地变为电压Vdd和电压VGND时从输出端子42输出波高值交替地变为电压VGND和电压2Vdd的信号2Φ（参照专利文献1的图23）。

现有技术文献

专利文献

专利文献1：日本特开平9-8229号公报。

发明要解决的课题

然而，在以往的时钟波高值升压电路400中，未考虑电源端子1的电压Vdd为不足PMOS晶体管401、404的阈值电压的绝对值的情况下的工作。

发明内容

本发明的目的在于提供即使电源端子1的电压Vdd为不足PMOS晶体管的阈值电压的绝对值也能够进行工作的时钟波高值升压电路。

用于解决课题的方案

本发明的时钟波高值升压电路的特征在于，具备：

第一输入端子，被输入第一时钟信号；

第二输入端子，被输入与所述第一时钟信号反相的第二时钟信号；

第一NMOS晶体管，漏极连接于电源端子，源极连接于第一节点，栅极连接于所述第一输入端子；

第二NMOS晶体管，漏极连接于所述第一节点，源极连接于GND端子，栅极连接于所述第二输入端子；

第三NMOS晶体管，漏极连接于所述电源端子，源极连接于第二节点，栅极连接于所述第二输入端子；

电容器，被连接在所述第一节点与所述第二节点间；