[发明专利]时钟波高值升压电路

权利要求书

1.一种时钟波高值升压电路，其特征在于，具备：

第一输入端子，被输入第一时钟信号；

第二输入端子，被输入与所述第一时钟信号反相的第二时钟信号；

第一NMOS晶体管，漏极连接于电源端子，源极连接于第一节点，栅极连接于所述第一输入端子；

第二NMOS晶体管，漏极连接于所述第一节点，源极连接于GND端子，栅极连接于所述第二输入端子；

第三NMOS晶体管，漏极连接于所述电源端子，源极连接于第二节点，栅极连接于所述第二输入端子；

电容器，被连接在所述第一节点与所述第二节点间；

PMOS晶体管，源极连接于所述第二节点，漏极连接于输出端子，栅极连接于所述第二输入端子；以及

第四NMOS晶体管，漏极连接于所述输出端子，源极连接于所述GND端子，栅极连接于所述第二输入端子，

所述第一NMOS晶体管和所述第三NMOS晶体管由耗尽型NMOS晶体管构成。

2.一种时钟波高值升压电路，其特征在于，

具备：根据权利要求1所述的时钟波高值升压电路、以及对从其输出端子输出的时钟信号进行接收的后级用时钟波高值升压电路，

所述后级用时钟波高值升压电路为与根据权利要求1所述的时钟波高值升压电路相同的电路结构，并且，在其中至少所述第一NMOS晶体管由增强型NMOS晶体管构成。