[发明专利]存储器控制器、存储器控制器的操作方法和存储器系统

说明书

单独控制多个存储器单元的存储器控制器的操作方法包括：基于多个控制信号从多个存储器单元读取各个分段；基于分段产生输出码字；对输出码字执行纠错解码；当纠错解码的结果指示成功时，基于纠错解码的结果更新分别与多个存储器单元相对应的多个累积错误模式信息中的至少一个；以及当纠错解码的结果指示失败时，基于多个累积错误模式信息中的至少一个来调节多个控制信号中的至少一个。

相关申请的交叉引用

本公开要求于2018年8月7日在韩国知识产权局提交的韩国专利申请No.10-2018-0091903的优先权，其全部内容通过引用并入本文中。

技术领域

本公开涉及一种半导体存储器系统，更具体地，涉及一种基于纠错码(ECC)执行纠错操作的存储器系统。

背景技术

半导体存储器器件可以被分类为易失性存储器器件和非易失性存储器器件，其中易失性存储器器件中存储的数据在关闭电源时消失，非易失性存储器器件中存储的数据即使在关闭电源时也被保留。

在将数据写入半导体存储器器件或从半导体存储器器件读取数据的过程期间，数据中可能会发生错误。通常，在写入数据之前，可以通过半导体存储器器件将纠错码添加到数据。当在读取操作期间在数据中检测到错误的情况下，半导体存储器器件可以通过使用纠错码对检测到的错误进行纠正来恢复原始数据。

然而，在数据包括许多错误比特的情况下，成功纠正数据的概率可能较低。此外，在为了再次执行解码和/或纠错的目的而重新读取数据的情况下，功耗增加。

发明内容

本发明构思的实施例提供了一种存储器控制器和存储器系统，其可以提高成功地对数据执行纠错的概率，并且可以根据纠错来降低功耗。

本发明构思的实施例提供了一种单独控制多个存储器单元的存储器控制器的操作方法。该方法包括：由存储器控制器基于多个控制信号从多个存储器单元读取各个分段；由存储器控制器基于分段产生输出码字；由存储器控制器对输出码字执行纠错解码；当纠错解码的结果指示成功时，由存储器控制器基于纠错解码的结果更新分别与多个存储器单元相对应的多个累积错误模式信息中的至少一个累积错误模式信息；以及当纠错解码的结果指示失败时，由存储器控制器基于多个累积错误模式信息中的至少一个累积错误模式信息来调节多个控制信号中的至少一个控制信号。

本发明构思的实施例还提供了一种存储器控制器，包括：码字电路，其基于根据第一控制信号从第一存储器单元读取的第一分段和根据第二控制信号从第二存储器单元读取的第二分段产生输出码字；纠错码(ECC)电路，其对输出码字执行纠错解码；以及控制电路，其根据纠错解码的结果进行操作。控制电路基于与第一存储器单元相对应的第一累积错误模式信息和与第二存储器单元相对应的第二累积错误模式信息中的至少一个来调节第一控制信号和第二控制信号中的至少一个。

本发明构思的实施例还提供了一种存储器系统，包括：第一存储器单元，其响应于第一控制信号而操作；第二存储器单元，其响应于第二控制信号而操作；以及存储器控制器，其基于第一控制信号从第一存储器单元读取第一分段，并且基于第二控制信号从第二存储器单元读取第二分段。存储器控制器包括：码字电路，其基于第一分段和第二分段产生输出码字；纠错码(ECC)电路，其对输出码字执行纠错解码；以及控制电路，其根据纠错解码的结果进行操作。控制电路基于与第一存储器单元相对应的第一累积错误模式信息和与第二存储器单元相对应的第二累积错误模式信息中的至少一个来调节第一控制信号和第二控制信号中的至少一个。