[发明专利]基于UVM验证方法学的AES验证装置

权利要求书

1.一种基于UVM验证方法学的AES验证装置，其特征在于，包括序列产生模块、寄存器模型、适配器、AHB系统代理、AHB总线接口、AHB总线输入监测代理、AHB总线输出监测代理、AES参考模块以及计分板，所述AES与所述AHB总线接口连接并且所述AES包含AES内部寄存器，其中

所述序列产生模块被配置为产生随机化的测试向量序列，所述测试向量序列包含对AES内部寄存器的读写操作；

所述寄存器模型接收所述测试向量序列并映射AES内部寄存器；

所述适配器将所述测试向量序列转换为所述AHB系统代理可识别的AHB序列；

所述AHB系统代理包含AHB序列发送器和AHB总线驱动，所述AHB序列发送器将所述AHB序列发送到所述AHB总线驱动以控制所述AHB总线接口对AES内部寄存器进行读写操作；

所述AHB总线输入监测代理接收AHB总线接口操作信息，并将所述AHB总线接口操作信息发送到所述AES参考模块的AES算法模型，所述AES算法模型的计算结果被发送到所述计分板；

所述AHB总线输出监测代理将AES的运算结果输出到所述计分板；并且

所述计分板对所述AES算法模型的计算结果和所述AES的运算结果进行比较以验证所述AES。

2.根据权利要求1所述的基于UVM验证方法学的AES验证装置，其特征在于，所述装置还包括：

覆盖率收集模块，所述覆盖率收集模块包含覆盖率收集模型，所述覆盖率收集模型用于统计功能覆盖率。

3.根据权利要求1或2所述的基于UVM验证方法学的AES验证装置，其特征在于，所述装置还包括：

虚拟序列发送模块，所述序列产生模块产生的测试向量序列经由所述虚拟序列发送模块被发送到所述寄存器模型，以对AES内部寄存器进行操作。

4.根据权利要求1或2所述的基于UVM验证方法学的AES验证装置，其特征在于，所述寄存器模型通过编写脚本产生，所述脚本读入含有AES内部寄存器信息的表格，并根据表格的内容生成对应的寄存器模型。

5.根据权利要求1或2所述的基于UVM验证方法学的AES验证装置，其特征在于，所述AES参考模块包括AHB配置信息转换模块和AES算法模型，所述AHB配置信息转换模块将AHB总线接口操作信息转换成AES算法模型可识别的输入数据，所述输入数据经过AES算法模型的计算被发送到所述计分板。

6.根据权利要求1或2所述的基于UVM验证方法学的AES验证装置，其特征在于，所述AHB总线接口由SV的interface定义的虚拟接口配置，并且用于将AHB序列传输到AES以及将AES的运算结果输出到所述计分板。

7.根据权利要求1或2所述的基于UVM验证方法学的AES验证装置，其特征在于，所述随机化的测试向量序列包含密钥位宽、明文、加密或解密以及AES的加密工作方式。

8.根据权利要求1或2所述的基于UVM验证方法学的AES验证装置，其特征在于，所述测试向量序列包括对AES内部寄存器的读操作和写操作，且通过调用适配器内部不同的方法实现不同的读操作和写操作。

9.根据权利要求8所述的基于UVM验证方法学的AES验证装置，其特征在于，当完成所述读操作和写操作后，所述适配器将真实的AES内部寄存器操作反馈给所述寄存器模型，将AES内部寄存器操作的信息转换成所述寄存器模型可识别的格式，修改寄存器模型内部的值，以使得真实的AES内部寄存器值与寄存器模型的值保持一致。

10.根据权利要求1所述的基于UVM验证方法学的AES验证装置，其特征在于，当所述AES验证装置的验证过程完成后，通过脚本抓取日志的关键信息。