[发明专利]晶体管及其制造方法

说明书

本申请公开了一种晶体管及其制造方法，该晶体管的制造方法包括：在衬底上形成碳纳米管；在碳纳米管上形成栅叠层结构；以及在碳纳米管上形成电接触，其中，形成电接触的步骤包括：采用电镀工艺在碳纳米管的表面生长导电材料，在电镀过程中，栅叠层结构作为掩模。该制造方法通过将栅叠层结构作为掩模，并采用电镀工艺选择性的在碳纳米管表面的源漏区自下而上生长导电材料形成电接触，同时解决了现有技术中由于使用溅射、蒸镀等沉积手段沉积源漏金属时产生的孔洞问题与源漏金属的侧墙沉积问题。

技术领域

本公开涉及半导体集成电路器件制造领域，更具体地，涉及一种晶体管及其制造方法。

背景技术

碳纳米管(Carbon Nanotube,CNT)具有高速、低功耗等方面的优点，被认为是未来最佳的构建场效应晶体管的沟道材料之一。

在现有技术中，制作碳纳米管晶体管时，例如采用溅射、蒸镀的方法自上而下地在碳纳米管表面沉积源漏金属。在沉积过程中，由于二次溅射效应，导致了接触电极区域无法完美填充，从而出现影响器件性能的孔洞。

当采用自对准工艺沉积源漏金属时，该沉积过程不可避免的同时发生在源漏区域、栅以及侧墙上。对于硅基器件而言，源漏金属经过退火可以与硅衬底形成硅化物材料，经过后续的湿法清洗工艺将侧墙表面上沉积的源漏金属去除掉。而对于碳纳米管器件来说，当使用类似于溅射、蒸镀等沉积手段沉积源漏金属时，沉积在栅与侧墙上的金属不能被完全去除，从而污染了侧墙，增加了寄生电容。

当采用非自对准工艺沉积源漏金属时，虽然可以避免侧墙被污染的问题，但是由于二次溅射效应导致的孔洞问题却无法避免，此外，采用非自对准工艺沉积源漏金属，会导致器件整个封装占用空间(footprint)过大。

因此，需要进一步改进碳纳米管器件源漏接触的制造工艺，同时解决孔洞问题、源漏金属的侧墙沉积问题以及器件占用空间过大的问题。

发明内容

有鉴于此，本发明提供了一种晶体管及其制造方法，通过将栅叠层结构作为掩模，并采用电镀工艺选择性的在碳纳米管表面的源漏区自下而上生长导电材料形成电接触，同时解决了孔洞问题、源漏金属的侧墙沉积问题以及器件占用空间过大的问题。

根据本发明的一方面，提供了一种晶体管的制造方法，包括：在衬底上形成碳纳米管；在所述碳纳米管上形成栅叠层结构；以及在所述碳纳米管上形成电接触，其中，形成所述电接触的步骤包括：采用电镀工艺在所述碳纳米管的表面生长导电材料，在电镀过程中，所述栅叠层结构作为掩模。

优选地，在形成所述电接触之前，还包括形成覆盖所述栅叠层结构的保护结构，所述保护结构包括绝缘材料。

优选地，形成所述栅叠层结构的步骤包括：形成覆盖所述碳纳米管的栅极电介质；在所述栅极电介质上形成栅极导体；对所述栅极导体进行图案化；以及去除部分所述栅极电介质以暴露部分所述碳纳米管，其中，所述栅极电介质包括IIIB族元素的氧化物，在图案化所述栅极导体时，所述栅极电介质作为停止层。

优选地，所述栅极电介质的材料包括氧化钇。

优选地，所述图案化包括采用刻蚀工艺去除部分所述栅极导体，刻蚀剂包括氟基气体。

优选地，形成所述保护结构的步骤包括：在所述栅极导体上形成掩模层；形成覆盖所述掩模层、所述栅极导体以及所述栅极电介质的氧化层；形成覆盖所述氧化层的保护层；以及刻蚀所述掩模层、所述氧化层以及所述保护层，其中，所述刻蚀在所述保护层形成侧墙形貌时停止，剩余所述掩模层、所述氧化层以及所述保护层构成所述保护结构。

优选地，采用氟基与氯基气体刻蚀所述掩模层、所述氧化层以及所述保护层。

优选地，去除部分所述栅极电介质的步骤包括：采用氯基气体将所述氧化物转变成氯化物；以及将所述氯化物溶解于溶剂中。