[发明专利]半导体结构及其缺陷检测方法

说明书

本发明公开一种半导体结构及其缺陷检测方法，其中该半导体结构包括芯片、多个第一图案以及至少三个开口。该些第一图案设置在该芯片上，且相互平行地沿着一第一方向间隔设置。该些开口则设置在该些第一图案上以截断该些图案，各该开口在该第一方向上分别具有等比例递增的尺寸，且该开口按照该等尺寸依序排列。在另一实施例中，该半导体结构另包括至少三个桥接结构，该些桥接结构设置在该些第一图案之间以连接任两相邻的该些第一图案。

技术领域

本发明涉及一种半导体结构及缺陷检测方法，尤其是涉及一种尺寸微小的半导体结构及其缺陷检测方法。

背景技术

在半导体制作工艺中，往往会因为一些无法避免的原因而生成细小的微粒或缺陷，而随着半导体制作工艺中元件尺寸的不断缩小与电路集成度的不断提高，缺陷的发生机率也随之提升。同时，这些极微小的缺陷或微粒对集成电路品质的影响也日趋严重。因此，在进行各项半导体制作工艺的同时，也需针对所形成的半导体结构进行缺陷检测，进而可根据检测的结果分析该等缺陷的形成原因，并通过制作工艺参数的调整来避免或减少缺陷的产生，以达到提升半导体制作工艺良率以及元件可靠度的目的。

发明内容

本发明的一目的在于提供一种半导体结构及其缺陷检测方法，其可即时获得线上缺陷检测的结果，故具有优化的缺陷检出灵敏度。

为达上述目的，本发明的一优选实施例提供一种半导体结构，其包括一芯片(chip)、多个第一图案以及至少三个开口(openings)。该些第一图案设置在该芯片上，且相互平行地沿着一第一方向间隔设置。该些开口则设置在该些第一图案上以截断该些图案，各该开口在该第一方向上具有不同的尺寸，各该开口该等尺寸以等比例依序递增且依序排列。在另一实施例中，该半导体结构另包括至少三个桥接结构，该些桥接结构设置在该些第一图案之间以连接任两相邻的该些第一图案。

为达上述目的，本发明的另一优选实施例提供一种半导体结构，其包括一芯片、多个第一图案以及至少三个桥接结构(bridges)。该些第一图案设置在该芯片上，且相互平行地沿着一第一方向间隔设置。该些桥接结构则设置在该些第一图案之间以连接任两相邻的该第一图案，各该桥接结构在该第一方向上具有不同的尺寸，各该桥接结构的该等尺寸以等比例依序递增且依序排列。

为达上述目的，本发明的另一优选实施例提供一种半导体结构的缺陷检测方法，其包括以下步骤。首先，在一晶片上形成多个第一图案，该些第一图案相互平行地沿着一第一方向间隔设置。接着，在该晶片上形成多个第二图案，该些第二图案相互平行地沿着该第一方向间隔设置，并设置于该些第一图案一侧。然后，在该晶片上形成至少三个微结构，其中，各该微结构在该第一方向上具有不同的尺寸，各该微结构的该等尺寸以等比例依序递增且依序排列。之后，以该些微结构作为检测依据对该晶片进行缺陷检验。

本发明是在一主动管芯区上预先形成可模拟为缺陷的微结构(如开口或桥接结构等)。之后，即可在进行缺陷的检验与分析时，直接依据该主动管芯区上的该微结构的特征(如其定位、尺寸等)即时检测该主动管芯区上所找到的所有缺陷。如此，不仅可即时获得线上缺陷检测的结果，还可一并提升缺陷检测与定位的能力，故具有优化的缺陷检出灵敏度。

附图说明

图1至图2为本发明第一实施例中缺陷检测方法的示意图，其中：

图1为本发明的晶片示意图；

图2为本发明的缺陷检测方法的步骤流程示意图；

图3至图4为本发明第二实施例中缺陷检测方法的示意图，其中：

图3为本发明的半导体结构的示意图；

图4为本发明的半导体结构的另一示意图；

图5为本发明第三实施例中缺陷检测方法的示意图；

图6为本发明第四实施例中缺陷检测方法的示意图。

主要元件符号说明