[发明专利]非易失性存储装置

说明书

一种非易失性存储装置。实施方式提供一种能够将相邻的存储单元间的距离保持得较宽的非易失性存储装置。实施方式涉及的非易失性存储装置具备：多条第1布线(10)，其分别在第1方向上延伸；多条第2布线(20)，其分别在第2方向上延伸，与多条第1布线交叉；以及多个存储单元(30)，其连接在多条第1布线与多条第2布线之间，分别包括电阻变化存储元件以及选择器，从与第1方向以及第2方向垂直的第3方向观察，与任意的第1布线连接的存储单元与任意的第1布线对应地呈直线状排列，与任意的第2布线连接的存储单元相对于任意的第2布线而交替地向相反方向偏移来排列。

本申请主张以日本专利申请2019-052653号(申请日：2019年3月20日)为在先申请的优先权。本申请通过参照该在先申请而包含在先申请的全部内容。

技术领域

本发明的实施方式涉及非易失性存储装置。

背景技术

提出了一种在半导体基板上集成了存储单元的非易失性存储装置(半导体集成电路装置)，所述存储单元包括磁阻效应元件等电阻变化存储元件以及具有开关功能的元件。然而，当要获得高集成化的非易失性存储装置时，相邻的存储单元间的距离会变短，相邻的存储单元的影响成为了问题。

因此，期望能够将相邻的存储单元间的距离保持得较宽的非易失性存储装置。

发明内容

本发明要解决的课题在于提供一种能够将相邻的存储单元间的距离保持得较宽的非易失性存储装置。

实施方式涉及的非易失性存储装置是具备多条第1布线、多条第2布线以及多个存储单元的非易失性存储装置，所述多条第1布线分别在第1方向上延伸，所述多条第2布线分别在第2方向上延伸，与所述多条第1布线交叉，所述多个存储单元连接在所述多条第1布线与所述多条第2布线之间，分别包括电阻变化存储元件以及选择器，从与所述第1方向以及所述第2方向垂直的第3方向观察，与任意的所述第1布线连接的存储单元与所述任意的第1布线对应地呈直线状排列，与任意的所述第2布线连接的存储单元相对于所述任意的第2布线而交替地向相反方向偏移来排列。

附图说明

图1是表示实施方式涉及的非易失性存储装置的构成的等效电路图。

图2是示意性表示实施方式涉及的非易失性存储装置的构成的俯视图。

图3是示意性表示实施方式涉及的非易失性存储装置的构成的一个例子的剖面图。

图4是示意性表示实施方式涉及的非易失性存储装置中的第1布线、第2布线以及存储单元的配置的俯视图。

图5是示意性表示实施方式涉及的非易失性存储装置中使用的磁阻效应元件的具体构成的一个例子的剖面图。

图6是示意性表示实施方式涉及的非易失性存储装置中使用的磁阻效应元件的具体构成的其他例子的剖面图。

图7是示意性表示实施方式涉及的非易失性存储装置的构成的其他例子的剖面图。

标号说明

10第1布线；20第2布线；30存储单元；40磁阻效应元件(非易失性的电阻变化存储元件)；41存储层；42参照层；43隧道势垒层；44位移消除层(shift canceling layer)；45基底层；46盖层；50选择器。

具体实施方式

以下，参照附图对实施方式进行说明。图1是表示实施方式涉及的非易失性存储装置(半导体集成电路装置)的构成的等效电路图。图2是示意性表示实施方式涉及的非易失性存储装置的构成的俯视图。图3是示意性表示实施方式涉及的非易失性存储装置的构成的剖面图(与图2的方向D1平行的方向的剖面图)。